• 本课程为精品课,您可以登录eeworld继续观看:
  • Linux WIFI驱动实验-WIFI驱动移植编译
  • 登录
课程介绍
相关标签: 正点原子 Linux驱动
该课程是正点原子手把手教你学Linux系列课程之 Linux驱动开发篇,该课程配套开发板为正点原子alpha/mini Linux开发板

推荐视频

    猜您喜欢

    推荐帖子

    BT-MSPAUDSINK: Bluetooth and MSP430 Audio Sink 评估模块
    求购BT-MSPAUDSINK: Bluetooth and MSP430 Audio Sink 评估模块,有闲置的给我留言
    568760310 淘e淘
    关于S3C2440,BSP5.0的包,多FAT问题
    如题,想实现S3C2440 BINFS + FAT + FAT 三个盘符,在Eboot中已经修改成功,进入WINCE主界面也显示了这三个盘符,但是第三个盘符的名字无法更改,不知如何修改注册表?我修改后的注册表如下:[code];;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;; Support BI
    yyf0986 嵌入式系统
    LED驱动电源PCB设计规范
    [b]在任何电源设计中,PCB板的物理设计都是最后一个环节,其设计方法决定了电磁干扰和电源稳定,我们来具体的分析一下这些环节:一、从原理图到PCB的设计流程建立元件参数->输入原理网表->设计参数设置->手工布局->手工布线->验证设计->复查->CAM输出。二、参数设置相邻导线间距必须能满足电气安全要求,而且为了便于操作和生产,间距也应尽量宽些。最小间距至少要能适合承受的电压,在布线密度较低时,
    qwqwqw2088 LED专区
    前辈们同学们好,问个protel2004的问题
    今年大二,刚刚学protel 2004,很感兴趣。想问一个小白的问题,学校的protel 是老版的,project项目栏可以在右下角找到,而2004右下角没有那个按钮,想问一下,1如果project栏被关闭,到哪里可以再把它找出来?2如果想删除项目,只有在文件夹里删这一种方法吗?
    daniel_yang 模拟电子
    FPGA 中的竞争和冒险现象-FPGA数字电路设计经验
    信号在 FPGA器件内部通过连线和逻辑单元时,都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关,同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素,多路信号的电平值发生变化时,在信号变化的瞬间,组合逻辑的输出有先后顺序,并不是同时变化,往往会出现一些不正确的尖峰信号,这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出
    心仪 FPGA/CPLD
    MSP430倍频得到的8MHz信号可以用作定时器A的时钟源信号吗?
    如题,用示波器看倍频后的信号不是标准的方波,所以有些疑问。
    东方龙未名 微控制器 MCU

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved