- 本课程为精品课，您可以登录eeworld继续观看：
- 数字控制的移相全桥电源的基本原理和设计培训教程
- 登录
- 时长：2小时41秒
- 日期：2023/07/30
- 收藏视频
- 上传者：JFET
- 去评论
推荐帖子
-
国际高手请进――我的IO是怎么回事？
- 我的IO口置高以后，用示波器一测量，才1.4V~1.5V，不知道是怎么回事？我的IO是接在一个10K电阻上，再经过一个10K电阻的分压，给一个SC1815做开关信号控制，SC1815又控制着一个小继电器，上电后，继电器老是来回熄合，“啪啪”来回开关，真是郁闷！我把10K电阻取下，把IO直接悬空，然后置高，一测，还是1.4V~1.5V，不知道是怎么了？请教大虾给个具体知道！不盛感谢！
-
maihy1985
微控制器 MCU
-
IAR FOR MSP430数据类型
- 数据类型字节数据范围说明sfrb1字节类型的特殊功能寄存器或外围模块sfrw1字类型的特殊功能寄存器或外围模块unsigned char10~255无符号字符char10~255等效于unsigned charsigned char1-128~127有符号字符short2-32768~32767短整数int2-32768~32767整数unsigned short20~65535无符号短整数uns
-
FIH
单片机
-
Qt学习之路第43篇 QStringListModel
- [p=22, null, left][color=#555555][font=Tahoma, Helvetica, SimSun, sans-serif][size=14px][color=#333333][backcolor=rgb(247, 247, 247)][font=Tahoma, Arial, Helvetica, sans-serif]上一章我们已经了解到有关 list、table
-
兰博
嵌入式系统
-
说是学生参与，主要还是看指导老师
- [i=s] 本帖最后由 paulhyde 于 2014-9-15 03:08 编辑 [/i]感觉有一个NB的指导老师你就成功一大半了像俺这种完全靠自己那就悲催了
-
airqj
电子竞赛
-
讨论：如何在FPGA内实现一个小延时，比如0.5ns？
- 1. 用组合逻辑搭的话，有什么综合和布线策略可以保证延时的精度呢？2. 另外，刚刚看到说明文档，说pll输出时钟的最小相移是VCO周期除以8，这个时间是可以满足的。不过我自己做了个实验如下：10M输入，输出三个100M，相移分别为c0:0.31ns，c1:0.62ns，c2:0.93ns在fitter阶段出现waring：“Warning: Can't achieve requested valu
-
eeleader
FPGA/CPLD
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
