课程介绍
相关标签: PCB 路由器
    本套教程采用全新版本的Mentor PADS VX2.5来分阶段讲解,从创建原理图库、原理图、PCB库到PCB设计的布局布线,全流程给大家讲解和交流。每个器件是怎么画的?怎么摆放的?每一根线怎么拉线?哪些是电源线?哪些是信号线?这些都会一个一个的详细讲解,新手一般看一遍就能够自己动手了。从无到有整个环节都说得清清楚楚,这样作为新手才能够真正学到东西。
【课程第一期】:课程介绍、学习方法及元件库的创建

【课程内容】:此次直播主要给大家介绍电子设计的常规流程及步骤,并总体介绍此次实战项目的情况,梳理设计思路。同时引入到该实战项目的元件库创建阶段,学习各种类型的元件创建方法及创建技巧。

1)课程简介

2)如何快速掌握PCB设计

3)元件库的创建及现有元件库调用

4)QA技术问答



【课程第二期】:路由器原理图的绘制及编译检查

【课程内容】:上次直播讲解了如何利PADS Logic软件来创建元件。那库元件创建之后,如何利用这些元件来绘制出需要的原理图?具体到怎么操作,需要注意些什么地方?这次直播一起来学习下。

1)模块化原理图的绘制

2)功能模块辅助线的添加

5)QA技术问答



【课程第三期】:PCB封装库的创建方法及现有封装调用 

【课程内容】:PCB封装就是把实际的电子元器件,芯片等的各种参数(比如器件的大小、焊盘大小,管脚的长宽等)用图形方式表现出来。封装通过设计时间积累后,一些常见的封装可以直接调用,其他的封装如何通过对应的规格书当中去获取数据参数,如何利用PADS Layout软件来创建封装,这是这次直播的主要内容。

1) 常用元器件封装调用

2) IC类(QFP)封装绘制方法

3) 插件类(DIP)封装绘制方法

4) QA技术问答

 

【课程第四期】:网表导入及模块化布局设计

【课程内容】:在PCB设计当中,布局是很重要的一步,布局的好坏关系到后面的布线工作。在动手之前布局思路很重要。先理清思路,确定好哪些器件属于哪些功能模块,按照功能模块化布局,然后再进行细节的处理。这样才能够有条不紊的完成布局设计,那这种就去我们一起来学习下?

1) 原理图导入PCB

2) PCB板框导入及布局布线区域设置

3) 原理图与PCB同步进行模块抓取

4) 结构器件布局及预布局处理

5) 其他器件布局处理及整体布局优化

6) QA技术问答



【课程第五期】:PCB设计规则设置及PCB手工布线

【课程内容】:开始布线工作之前,先要设置好基础的规则属性,以保证信号布线的要求。布线工作是PCB设计当中比较耗时间的一个环节,怎样去规划布线的空间,理清布线的思路,先连什么线后连什么线,这些都是需要掌握的内容。那本次直播针对这些内容一起来学习下。

1) 层叠设置、常规规则设置及布线规划

2) Class添加及其规则设置

3) 主要信号布线分析、主要IC芯片扇孔及布线处理

4) 其他信号线布线处理

5) 电源平面规则设置及分割处理

6) QA技术问答



【课程第六期】:PCB的DRC检查、拼版设计及资料输出

【课程内容】:对于一个PCB设计,布局布线完成之后,整个项目的90%就算完成了,DRC检查是必不可少的一步,用软件约束来进行检查,检验我们设计是否满足规则的标准。剩下10% 还有哪些工作呢?设计完成之后一般是发出给板厂进行生产,那考虑到保密性的问题不建议直接发送PCB源文件给板厂生产,那怎么来输出相关生产文件,是我们需要掌握的知识点。

1) 整板PCB板DRC检查及消除

2) 丝印调整、文本添加、装配PDF输出、DXF文件输出

3) 光绘文件添加与修改

4) 光绘文件输出、检查及文件归档

5) QA技术问答

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    MSP430系列串口波特率计算方法
    [p=26, null, left][color=#000][font=Arial][size=4]MSP430系列,usart模块的波特率值设定是通过以下三个参数决定的:UxBR0,UxBR1,UxMCTL[/size][/font][/color][/p][p=26, null, left][color=#000][font=Arial][size=4]波特率=BRCLK/NBRCLK:时钟源
    fish001 微控制器 MCU
    TI 狂欢+第一次购买体验
    [i=s] 本帖最后由 常见泽1 于 2017-11-22 16:26 编辑 [/i][size=5]用TI的单片机及蓝牙无线等产品也有好几年了[/size][size=5]平时都是TB买买TI开发板(非原装),还没有在TI官方的商场买过啥东西呢[/size][size=5]今天这是第一次使用TI商城进行购买[/size][size=5]整体使用体验还可以吧,[/size][size=5]虽然不如
    常见泽1 无线连接
    请问msp430x149如何产生32768hz的频率
    各位大侠,如何通过设置DCOclock来产生32768hz的频率有一段程序时这样写的void clock_set(void){IFG2=0;IFG1=0;_DINT();_BIC_SR(OSCOFF);BCSCTL1=~XT2OFF;BCSCTL1|=RSEL1+RSEL0+XTS;BCSCTL1=~RSEL2;IFG1=~OFIFG;BCSCTL2|=SELM1+SELM0;}我初学430,看这
    eris2007 微控制器 MCU
    fpga的计数问题
    前几天发了个电机的程序还是没能解决啊~~~照着版主的办法还是没能解决测速的显示问题然后摘出计数部分 果然是 这个问题换了数码管初值也不行一直都是全输出为8module jishu(HEX1,HEX2,HEX3,HEX4,clk1,rst);output [6:0] HEX1,HEX2,HEX3,HEX4;input rst,clk1;reg [31:0]en;/******************
    关耳008 FPGA/CPLD
    单片机运算速度是由晶振频率决定的么?
    刚看完单片机入门的书籍,对于晶振的作用还是很迷糊按照我的理解,单片机每条指令所占用的机器周期是固定的,而机器周期又是由晶振提供的时钟周期所定。那是否可以认为,晶振频率越高,单片机的运算速度越快,而与单片机本身无关呢?如果是这样的话,是否意味着单片机需要根据不同的情况使用不同的晶振更好一些呢。比如在单片机利用串口通讯的时候使用便于同步的11.095的晶振,而在不需要通讯的时候可以选择更高频率的晶振以
    weimingqiang 嵌入式系统
    cyclone v HPS中 hard processor system ->SDRAM ->PHY setting
    cyclone v HPS中 hard processor system ->SDRAM ->PHY setting 中的PLL reference clock frequency 时钟从哪里输入的?没有使能FPGA TO HPSSDRAM PLL参考时钟。我从资料上看到 HPS的时钟管理器可以选择从 EOSC1和EOSC2,这个怎么选择,怎么连接的,求高手指点。
    free_think FPGA/CPLD

    推荐内容

    热门视频更多

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved