• 本课程为精品课,您可以登录eeworld继续观看:
  • 实战sklearn 多元线性回归
  • 登录
课程介绍
相关标签: Python 机器学习
python机器学习算法基础
显示全部 ↓
推荐视频

    用户评论

    风尘流沙
    谢谢您,非常好的资料,最近一直再学习机器学习方面的知识。
    2024年03月08日 20:30:11回复|(2)

    猜您喜欢

    推荐帖子

    转手一套dsp 6455 dsp starter kit
    转行了,有一套新的dsp需要转手 ,需要的可以联系我的咸鱼,谢谢[url]http://2.taobao.com/item.htm?id=525816038466&mt=[/url]
    lc19840928 淘e淘
    求,CeAllocAsynchronousBuffer的用法,同步问题??
    请教各位大侠:在wince6.0的移值过程中,6.0不支持SetProcPermissions函数,这个函数是不是在wince6.0中可以直接屏蔽掉,还是一定要用CeAllocAsynchronousBuffer函数来代替,这里一直没理解,我是直接屏蔽了, 现在我的wince设备不能与桌面同步,原来的wince5.0是可以的,6.0的BSP是在原来5.0BSP基础上改的,请问大虾们1,不能和PC同
    gabrialph 嵌入式系统
    汽车电子产品标准
    现在很多单位,很多人都在做汽车电子,但是,产品的标准是什么呢?特别是对新研发的ECU产品,怎么去做实验,做哪些实验?有时真的觉得很困惑.现在很多公司可能都是在汽车厂家那装车做实验,可是这样到底有多高的可性度,一两次的装车就可以发现解决问题吗?希望能够拟订这方面的标准规范,没有规矩不成方圆!
    songbo 汽车电子
    结合FPGA与结构化ASIC进行设计
    由于结构化ASIC具有单位成本低、功耗低、性能高和转换快(fast turnaound)等特点,越来越多的先进系统设计工程师正在考虑予以采用。在结构化ASIC中,像通用逻辑门、存储器、锁相环和I/O缓存这些功能性资源都嵌在芯片内部经过预设计和预验证的基层中。然后,该层和顶部少数金属互联层一起完成定制。比起从头开始创建ASIC来说,这种方法可大幅缩短设计时间。仅在芯片少数金属层上配置电路,不仅可以降
    lll FPGA/CPLD
    EVC修改IP编译问题
    在一个完整的程序上加入一个启动程序后修改IP的功能编译后出错E:\S3C2440PCS\S3C2440PCSDlg.cpp(104) : error C2065: 'IOCTL_NDIS_GET_ADAPTER_NAMES' : undeclared identifierE:\S3C2440PCS\S3C2440PCSDlg.cpp(161) : error C2065: 'IOCTL_NDIS_
    csaner 嵌入式系统
    arm linux 驱动编写需要用到fiq,谁能给个例子?
    arm linux 驱动编写需要用到fiq,谁能给个例子?怎么来申请,禁止、使能?感觉要比irq的使用复杂很多。另外,为什么已经包含了asm/fiq.h用到disable_fiq等函数,编译时函数报warning?应该喊需要包含哪些头文件?网上相关的例子好少!谢谢!
    squall1900 Linux与安卓

    推荐内容

    热门视频更多

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved