- 本课程为精品课，您可以登录eeworld继续观看：
- 天线原理与基本参数 03
- 登录
- 时长：46分13秒
- 日期：2024/05/03
- 收藏视频
- 上传者：抛砖引玉
- 去评论
推荐帖子
-
关于Verilog中的parameter问题
- 各位大神，参数这样定义能不能使用和综合module XX(.....);parameterA=0;//外部可修改parameterB=0;//外部可修改localparamWIDTH=((A==0) & (B==0)) ? 8 :((A==0) & (B!=0))? 9：((A!=0) & (B==0))? 16：18;localparamD= ......与A和B的组合有关localparamE
-
huan
FPGA/CPLD
-
如何测量石英晶体的好坏
- 如何测量石英晶体的好坏 外观上，整洁，无裂纹，引脚牢固可靠，电阻值为无穷大。若用万用表测时的电阻很小甚至接近于零，则说明被测晶体漏电或击穿，已经损坏。若所测电阻时无穷大，不能断定晶体是否损坏。此时的检查方法：使用一只试电笔，其刀头插入市电的火线孔内，用手指拿住晶体管的一脚，用另一脚接触测试电笔的顶端。如果氖泡发红，一般说明晶体是好的，如氖管不亮，说明晶体已经坏掉。 通用的方法是制作一个振荡电路，将
-
fighting
模拟电子
-
废旧Kindle制作生活仪表板
- 二手Kindle正在抽屉里等待着有人将它们重新调整成精美的东西。拥有大型电子墨水屏，wifi连接和ARM处理器，它们是一个了不起的黑客平台。https://www.davidhampgonsalves.com/life-dashboard/
-
dcexpert
DIY/开源硬件专区
-
如何编写testbench的总结
- 1．激励的设置相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout口在testbench中要定义为wire型变量，然后用输出使能控制传输方向。eg：inout [0:0] bi_dir_port;wire [0:0] bi_dir_port;reg [0:
-
eeleader
FPGA/CPLD
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
