datasheet

大学堂

您的位置：EEWORLD大学堂 / 创客秀 / EEworld原创 / 【Follow me第二季第1期】任务提交 / 【Follow me第二季第1期】任务提交

课程目录课程笔记
课程介绍
相关标签： 【Follow me第二季第1期】 Adafruit Circuit Playground Express
参与【Follow me第二季第1期】，汇总所有任务后提交
显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    小霜已经不来这里了么？
    RTRT:loveliness:
    henryli2008 聊聊、笑笑、闹闹
    CCS6打开CODE参考程序时显示系统找不到指定文件
    CCS6中打开CODE参考程序时显示系统找不到指定文件，具体情况详见附件图片。
    yaoquan5201314 微控制器 MCU
    CCS 工程配置问题
    今年开始接触DSP，用的是2812。代码是在别人建好的工程的基础上改的具体应用。问题是我现在用的是两个工程。一个是debug模式，一个是release模式。这两个工程中的lib文件和cmd文件不同。由于是两个工程，于是有时候在同步文件的时候就弄错了，导致最后写进Flash的代码有问题。CCS里能不能在同一个工程里选择不同的编译模式啊,同时把相应的配置及lib文件和cmd也自动更改成需要的文件。有知
    jishuaihu DSP 与 ARM 处理器
    我拿你当兄弟，你却拿我当提款机
    俗语云：珍奇之物不可使见贪婪奸邪之人！今天真是领教了。事情的起因也怪我多嘴，村里同龄上学的孩子不少，一起考大学出来在外地上班的也有几个，过年了好不容易聚一起，难免聊聊薪资，说说刚够年龄的中年危机，感慨一下房贷，人多嘴杂，也记不清怎么说起来来的了，随口提了句我的支付宝借呗最多能透支三万，接着一位从小玩到大的兄弟就感慨了一句，当时我就感觉到“祸从口出”了。今天果然验证了，一大早就来短信借钱，说是还信用
    通宵敲代码 聊聊、笑笑、闹闹
    stm32F407+EP4CE6之FPGA测试
    [size=4]板子焊接完毕啦，修改完硬件上的错误以后，开始测试板子相关的功能是否正常。先测试FPGA。从点灯开始[/size][align=center][/align][size=4]硬件连接如图所示：[color=#0000ff]具体的可以查看原理图了[/color][/size][align=center][/align][align=center][/align][size=4]对应于F
    chenzhufly FPGA/CPLD
    FPGA时钟之惑
    设计者有这样几个时钟原始时钟1，org_clk，频率100MHz通过分频电路，使用org_clk产生几个时钟，包括时钟2，clk_50m，频率50MHz时钟3，不规则分频产生时钟clk_24m，频率约为24M，所谓不规则分频即是指（4，4，4，5，4，4，4，5）延长某一次计数的计数值，改变其占空比，从而影响其频率时钟2和3的上升沿为严格意义上对齐，两者各驱动一大块逻辑电路，并且其之间有数据交互问
    wkj FPGA/CPLD

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved