-
- 视频加载中。。。
- 时长：3分32秒
- 日期：2024/10/16
- 收藏视频
- 上传者：鲜de芒果
- 去评论
推荐帖子
-
七段数码管
- [table=98%][tr][td]七段数码管对应位[color=#000080]，拿走不谢[/color][/td][/tr][/table]
-
电子发烧友科大
FPGA/CPLD
-
【挖掘TI好课】+C2000概述
- [i=s] 本帖最后由 不足论 于 2017-1-7 16:44 编辑 [/i]课程链接：[url=https://training.eeworld.com.cn/course/3580/learn?iscs=1#lesson/7070]https://training.eeworld.com.cn/course/3580/learn?iscs=1#lesson/7070[/url]该课程主要介绍
-
不足论
TI技术论坛
-
共享
- 大家享受下
-
zeng599
单片机
-
提供S5PC100开发板 及相关产品定制
- 提供S5PC100开发板 及相关产品定制S5PC100开发板 采用Samsung S5PC100 ,其core为 ARMcortex A8iPhone 3G中采用的就是S5PC100,只是Mark不同.S5PC100集多种功能于一身，可用于平板电脑.车载电脑.无线通信、GPS、摄像头、手机游戏、便携式多媒体播放器、移动电视、PDA等.内部32位的ARMcortex A8RISC，64/32位的内部
-
woshijingshui
嵌入式系统
-
【设计工具】时序约束技巧
- 一般来讲，添加约束的原则为先附加全局约束，再补充局部约束，而且局部约束比较宽松。其目的是在可能的地方尽量放松约束，提高布线成功概率，减少ISE 布局布线时间。典型的全局约束包括周期约束和偏移约束。在添加全局时序约束时，需要根据时钟频率划分不同的时钟域，添加各自的周期约束；然后对输入输出端口信号添加偏移约束，对片内逻辑添加附加约束。1．周期约束周期约束是附加在时钟网路上的基本时序约束，以保证时钟区域
-
sdjntl
FPGA/CPLD
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
