- 本课程为精品课,您可以登录eeworld继续观看:
- 独立看门狗
- 登录
- 时长:31分6秒
- 日期:2024/12/22
- 收藏视频
- 上传者:Lemontree
- 去评论
推荐帖子
-
FPGA入门资料
- FPGA大西瓜开发板教程初步[url]http://yunpan.cn/lk/sVveTrdQ4Xgax[/url]基础实验例程[url]http://yunpan.cn/lk/sVMyIceEmZ2x8?sid=301[/url]进阶实验例程[url]http://yunpan.cn/lk/sVMyIRR4XaRMr?sid=301[/url]数字基础实验例程[url]http://yunpan
-
王WJR
FPGA/CPLD
-
linux下安装JDK的问题
- 我下载了jdk-7u80-linux-i586.rpm,然后安装,可是出问题了,如图:高手支招,如何解决?谢谢!
-
chenbingjy
Linux开发
-
430项目参考资料
- [i=s] 本帖最后由 paulhyde 于 2014-9-15 09:09 编辑 [/i]430项目参考资料,蛮好的
-
江汉大学南瓜
电子竞赛
-
L092
- 430刚出来业界第一款0.9V供电芯片L092。论坛似乎没有见谁提到,这里给出链接,有兴趣可以关注:http://focus.ti.com.cn/cn/mcu/docs/quickdatasheets.tsp?familyId=1997
-
dsh__zhou
微控制器 MCU
-
Verilog 阻塞/非阻塞用法 基础
- 两个要点:×在描述组合逻辑的always块中用阻塞赋值,则综合成组合逻辑的电路结构。×在描述时序逻辑的always块中用非阻塞赋值,则综合成时序逻辑的电路结构。为了更好地理解上述要点,我们需要对Verilog 语言中的阻塞赋值和非阻塞赋值的功能和执行时间上的差别有深入的了解。为了解释问题方便下面定义两个缩写字:RHS – 方程式右手方向的表达式或变量可分别缩写为: RHS表达式或RHS变量。 LH
-
eeleader
FPGA/CPLD
完成课时学习+分/次