本课程为精品课，您可以登录eeworld继续观看： Thinking in AI: 使用AI定义嵌入式系统设计 登录
时长：52分26秒
日期：2026/01/12
收藏视频 上传者：hi5
去评论
推荐帖子
关于DSP数字锁相放大器的设计
有木有大神帮忙，我的毕设是关于DSP数字锁相放大器的设计，我现在编程编不好，达不到效果，很是愁人，望大神解决啊。。。。QQ 870612404
哎呦啊呜
8*8点阵 循环显示LOVE
如下方的程序红色部分。我有个疑问，这样子执行的话，不相当于左移了两位吗？请大神指导，谢谢！#include#define uchar unsigned charuchar i,t,d;sbit WEI=P2^7;sbit DUAN=P2^6;sbit love_clk=P2^4;sbit love_data=P2^5;uchar code TAB[]={//0xFF,0xFF,0xFF,0xFF,
liangzhanghuai
单片机 利用C语言产生正弦波DA数据
通过改变单片机的DA输出电压，可以得到各种各样的电压波形输出，下面介绍产生正弦波形需送DA的数据是如何计算的。首先既然是正弦波，那么就要确定要输出一个周期正弦波的采样点数point，即由多少点组成了一周期的正弦波,还要知道单片机输出DA的数字值maxnum是多少，比如8位DA，maxnum=256。10位DA，maxnum=1024。知道以上两个值后，就开始计算需要得到的正弦波DA数据了，我设置一
fish001
有奖直播：联咏安防监控方案及未来技术方向 报名开始啦！
直播时间：2022 年 7 月 19 日 10:00-11:00直播主题：联咏安防监控方案及未来技术方向直播简介：监视器的发展日新月异, 新趋势走向高画质, 高解析度, 影像处理, AI辨识运算及多路即时储存, 联咏科技(Novatek)在这个领域巳深耕十多年, 拥有多项技术优势及专利, 长期以来监控市场都保持了良好的增长态势, Novatek也凭借着技术优势,迅速地攻城掠地, 获得了很大的市场进
EEWORLD社区
测试系统中的复位等待
在verilog中模块都是全局的,所以可以直接在模块外使用内部的寄存器,下面的task中实现测试系统中的复位等待 // purpose: procedure to wait until the root port is done being reset task req_intf_wait_reset_end;beginwhile (bfm_req_intf_common.reset_in_pro
eeleader
DSP 与 ARM 处理器
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
用户评论