• 本课程为精品课,您可以登录eeworld继续观看:
  • 第四章 第1节
  • 登录
课程介绍
相关标签: 信号与系统 西电

“信号与系统作为西电20多个本科专业重要的必修基础课(公共平台基础课)2013年课程转型升级为国家精品课程资源共享课课程围绕基本信号及其相、信号的分解和LTI系统分析方法三个重要问题展开,力求突出分析方法和原理。采用“连续”与“离散”类比的科学方法,从时域、频域到变换域有序推进知识演进,使内容系统性、逻辑性增强。


显示全部 ↓
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    【FPGA入门到实战】verilog 状态机描述风格 源码&答疑
    【FPGA入门到实战】ex_3:verilog 状态机描述风格,具有工程价值的状态机结构--源自华为内部; 源码:学员对视频里的知识点不理解的可以在论坛里提出问题,我们老师会给大家答疑!
    尤老师 FPGA/CPLD
    明天就是立冬啦~
    明天就是立冬节气了~冬天真的来了,~~北方的盆友们是不是又要吃饺子了~~南方的管管瑟瑟发抖需要一顿火锅来取暖~~~重要的事情总是被重复提起,大家一定一定注意保暖,管管已经冻感冒了,555.病号管再次强调身体是自己的,健康才是本钱,一定要好好对待身体,坚持锻炼。最后,祝大家吃好喝好身体好~~~
    okhxyyo 聊聊、笑笑、闹闹
    RDA的一个例子 pull方法成功,而push不行
    //向服务器提交数据void CRDAExamDlg::OnBtnpush(){ISSCERDA*pCERDA = NULL;BSTR bStr = NULL;BSTR bConnectStr = NULL;BSTR bLocalConnectStr = NULL;BSTR bLocalTableName = NULL;SYSTEMTIME systemtime;// 系统时间double tim
    stone3w 嵌入式系统
    DC、AC二者的稳压输出
    DC可进行稳压输出,而AC是不是不可以稳压输出,其中的原因是什么呢。。。
    secondlife110 模拟电子
    求助:如何建库
    如题,目前有一个全定制的标准单元,要提出.lib文件,该如何作呢,哪位肯赐教用何种工具?多谢!
    porsche_ FPGA/CPLD

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved