第32讲-同济大学数字信号处理教程（全72讲）-EEWORLD大学堂

课程介绍

相关标签： DSP 数字信号处理教程

系统地讨论了数字信号处理的基础理论、基本概念、基本分析方法、算法、设计。课程包括四部分内容。第一部分是离散时间信号（序列）与系统的基本概念和时域、频域（包括z变换域）的分析方法与算法，包括离散傅里叶变换及其快速算法，模拟信号用数字信号处理的原理方法；第二部分为各种IIR及FIR数字滤波器的基本概念、理论、结构与设计方法；第三部分为多抽样率数字信号处理的基础理论；第四部分为数字信号处理实现中的有限字长效应。

配套教材清华大学出版社《数字信号处理教程》，程佩青著。

猜您喜欢

推荐帖子

关于旁路电容的深度对话: 很有趣的资料分享给大家eeworldpostqq; 蓝猫淘气电源技术

急！bin文件烧进flash的问题！: 我将eboot.bin文件烧进flash，然后想将其中某一段二进制数从flash读回ram，比如我读0x80000这一段，结果发现读出来的都是0，而且地址也会偏移！实际上打开.bin文件，0x80000这一段不是0！如果是从头读的话，就可以读出来数！我想问，bin文件烧进flash里会发生变化吗？？？读出来的数不一致，这是为什么呢？？？; 古木寒嵌入式系统

求助，关于将16进制转换成数值（LIS25BA）: 中间的十六进制是怎么转换成右侧的带符号数值的呢？我的疑问主要是第三行，我感觉F44C转换后是 -2996吧？如果手册没有错，应该怎么计算呢？感谢~; 一个小白 MEMS传感器

【低功耗】高速低功耗FPGA的应用设计: 常见泽1 FPGA/CPLD

【AN-776应用笔记】实现UXGA解决方案的双通道AD9981设计准则: 简介：借助AD9981，利用一种双芯片“乒乓”配置可以实现超过11-MHZ的像素时钟速率。; EEWORLD社区 ADI 工业技术

xilinx FPGA LUT?: xilinx的FPGA中LUT有没有时钟输入管脚啊？; eeleader FPGA/CPLD

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / 数字信号处理器（DSP） / 同济大学数字信号处理教程（全72讲） / 第32讲

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多