本课程为精品课，您可以登录eeworld继续观看： 第018讲 登录
时长：25分31秒
日期：2017/02/12
收藏视频 上传者：老白菜
去评论
推荐帖子
请问怎么消除锁存器？
是带7位数码管的模100计数器library IEEE;use IEEE.STD_LOGIC_1164.ALL;entity top isport(clk,rst:in std_logic;digit1,digit2:out std_logic_vector(6 downto 0));end top;architecture Behavioral of top isbeginprocess(clk
destiny_zm
1000元求教Yacc Lex C到VHDL最基本功能编译器
各位前辈，本人求一个C到VHDL转换编译器的代码，功能：只需要最基本的功能,这里给出一个C写的加法器程序并给出一个相应应该转换成的VHDL（见附件2页的论文中），当然您也可以自行修改，或是直接给个另外的程序，当然越简单越好。但是只需要完成最最基本转换，比如C的指针，代码优化，错误检测，可以统统不要，方便您的工作#include#includemain(){int add()；int a,b,c；s
shen001
新一周的测评情报已经送到~
hi，大家好~新一周的测评情报已经送到拉~请接收~在刚刚过去的一周，又有新的测评活动上线了哦~~偷偷再跟大家说一说，在管仔们的争取下，这周也有一波板子在寄送过来的路上了~~等我收到来开箱哦~~咱先来看看新上线的活动吧~~新鲜的开发板活动上线：1.DFRobot AS7341可见光谱传感器测评试用（这个蛮有意思的，玩起来玩起来）https://bbs.eeworld.com.cn/elecplay/
okhxyyo
USART_ITConfig(USART1,USART_IT_TEX ,ENABLE);使能串口发不了数
USART_Init(USART1, &USART_InitStructure);USART_Cmd(USART1, ENABLE);[color=Red]USART_ITConfig(USART1,USART_IT_RXNE,ENABLE);// USART_ITConfig(USART1,USART_IT_TEX ,ENABLE);//不使能这个串口正常，使能就进不了while(1){};??
rgbfnso
电源完整性问题以及改进思路分析
[color=red][font=楷体_GB2312][size=3]电源完整性问题以及改进思路分析（一）[/size][/font][/color][font=楷体_GB2312][size=3]如今，功耗已经成为集成电路唯一主要的设计约束条件，但[/size][/font][url=http://www.analog.eet-china.com/SEARCH/ART/%B5%E7%D4%B4%
lixiaohai8211
完成课时学习+
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
