大学堂

首页 课程

厂商专区

直播频道 专题 相关活动

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 迅速掌握SDC (Synopsis设计约束)时序分析

课程目录课程笔记
  • 时长：21分19秒
  • 日期：2015/08/24
  • 收藏视频
  • 上传者：chenyy
课程介绍
时序分析是65 nm以及更小工艺尺寸的关键因素。您应该知道怎样才能轻松的设置时序约束，产生提高时序分析效能的时序报告，怎样提高FPGA时序性能。在这一技术研讨中，您将了解到怎样通过理解时序分析基础和基于SDC的时序分析方法来解决这些难题。您还会了解到其他时序分析资源。

讲师： Altera工程师
相关标签： FPGA SDC 设计约束 时序分析
换一批猜你喜欢

论坛相关更多

相关下载更多

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关： 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编：100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved