频率规划

[LOGO 音乐播放] 大家好，欢迎观看TI 高精度实验室 频率规划第 1 部分。 在本视频中，我们将讨论时钟发生器基本知识、 频率计算以及如何从单个 PLO 产生 两个输出频率。 时钟发生器通常用于 产生具有各种驱动器格式的多个 频率输出。 几乎可以在每个系统中找到 时钟发生器、抖动清除器或网络同步器， 这些器件通常用于替换多个振荡器， 以便缩减系统 BOM 和解决方案总体尺寸。 让我们首先介绍时钟发生器的 基本结构。 时钟发生器通过一个或多个锁相环 从单个参考输入产生多个频率 输出。 时钟发生器的参考输入 可以是晶体、振荡器或者是 时钟树中前一级的时钟输出。 锁相环 (PLL)是一种反馈系统， 其中的压控振荡器 (VCO) 可以跟踪参考输入的相位和频率。 因此，VCO 输出频率 是相位检测器频率乘以 N 倍。 有关 PLL 基础和理论的更多详细信息， 请访问“锁相环基础知识”培训系列。 时钟发生器中的每个输出分频器， 在这里以字母 D 表示，可以选择一个 PLL， 对此 PLL 进行分频，并产生输出频率。 有时，多个输出组合在一起 并共享一个公共的输出分频器。 在这种情况下，这些输出总是具有相同的频率。 我们已经熟悉了时钟发生器的构建块， 接下来请考虑一下这个系统用例。 我们如何从 25MHz 的输入参考频率 产生 156.25MHz 的常见以太网频率？ 根据数据表，这个时钟发生器的 VCO 频率范围为4.8GHz 至 5.4GHz。 使用整数输出分频器，哪些分频值可以 从给定的 VCO 范围产生 156.25MHz？ 如果您想花一点时间考虑 输入/输出频率的关系，请暂停一下视频。 分频器值的下限 是最小 VCO 频率除以输出频率。 在这个例子中，4.8GHz 除以 156.25MHz 等于 30.72。 同样，上限 5.4GHz 除以 156.25MHz，等于 34.56。 在这个例子中，值 D 必须是 我们看到的两个值之间的整数。 所以，可用的分频器值为 31、32、33 和 34。 对于这个例子，我们使用的 D 等于 32。 所以，VCO 频率等于 5GHz。 现在，让我们回到输入。 为了优化我们的输出相位噪声， 我们希望将相位检测器频率设置为 尽可能高的值。 所以，将 R 设置为 1，进入到相位 检测器的参考频率变为 25MHz。 N 分频器就是 5GHz 除以 25MHz，在这个例子中就是 200。 N 分频器的值就是 5GHz 除以 25MHz，得到的结果是 200。 我们已经计算出R 分频器，N 分频器 和输出分频器的值。 PLL 现在被锁定，并且输出频率为所需的 156.25MHz。 在前面的示例中，我们使用了一个等于 32 的输出分频器。 如果我们改用等于 33 的输出分频器值，情况会怎样？ 所需的 VCO 频率仍在 VCO 的 最小和最大频率范围之内， 现在变为5,156.25MHz。 但是 N 不再是整数值。 取而代之的是，N 变为小数 206.25， 并且 PLL 现在以小数模式运行。 小数 N 分频器包含三个部分： 整数 N 分频器、分子和分母。 小数分频器的值就是 N 加上分子除以分母。 在这个例子中，N 等于206，分子为 1， 分母为 4。 通常，我们更希望 将 PLL 设置为整数模式而不是小数模式， 因为小数模式有引入 小数噪声和杂散的可能性， 这会降低输出抖动性能。 但是，这种模式可能有一定的代价。 当整数分频值需要非常低的相位 检测器频率时，这会产生相位噪声。 解决此问题的方法有很多， 例如，也可以将 25MHz 参考 振荡器更改为25.03034MHz。 在大多数情况下，考虑到组件的可用性 和成本，最好坚持使用标准频率， 例如 25MHz。 现在我们知道如何产生单个输出频率， 接下来让我们了解一下如何同时从一个 PLL 产生 两个输出频率。 在这个例子中，输入仍然是 25MHz， 并且 VCO 范围和以前一样是 4.8 到 5.4GHz。 我们如何配置分频器 D0 和 D1， 从一个共同的VCO 频率产生 100MHz 和 156.25MHz？ 如果您想考虑一下这个问题， 请暂停视频。 为了从一个 PLL产生两个频率， VCO 频率必须是两个输出的 公倍数。 如果我们列出 100MHz和 156.25MHz 的 公倍数，只有 5GHz落在 VCO 频率 范围内。 所以，VCO 频率为 5GHz， 输出分频器 D0 为 50，输出分频器 D1 为 32， N 分频器为 200。 但是，如果没有公倍数落在 VCO 范围内， 我们该怎么办？ 一个典型的应用是使用 24MHz 参考频率输入来同时产生 32.768KHz 和 48MHz。 VCO 范围为2.4 到 2.8GHz 时， 两个输出没有公共数。 我们有什么选择呢？ 以前，我们一直在讨论 零频率误差的频率计算。 但是，有时允许有 少量的频率误差，定义为 ppm， 即百万分之几的频率偏移。 针对这个例子，我们将通过在 VCO 之后 采用预分频器，引入另外一个约束条件， 这意味着输出分频器必须 可被 4、5 或 6 整除。 解决这个问题的一种方法是列出 48MHz 的所有可能的输出分频器值， 然后确定哪个 VCO 频率可以产生 32.768KHz 并且频率误差最小。 如果您想尝试一下，请暂停视频。 一种可能的解决方案是 VCO 频率为 2.4GHz， 输出分频器 D0设置为 50，输出分频器 D1 设置为 73,242。 输出 0 没有频率误差，输出 1 具有 2.56ppm 的 频率误差。 有关频率规划以及如何最大限度减少杂散和串扰的 更多讨论，请查找我们的下一个培训模块： 频率规划第 2 部分。 要查找更多技术信息和搜索产品， 请访问 ti.com/clocks。 我们设置了一个包含四个问题的简单测验， 以检查您对本视频内容的理解程度。 判断对错：f VCO，即 VCO 频率， D，即输出分频器值，和 f out，即输出频率， 它们之间的关系是 f out 等于 f VCO 乘以 D。错误。 单选：相位检测器频率、 N 分频器值、小数分频器的分子、 小数分频器的分母 以及小数 PLL 的VCO 频率之间的 关系是？ 判断对错：参考输入频率、 相位检测器频率和分频器值 只有一种组合可以产生所需的输出 频率 f out。 选择所有正确答案： 为了产生 0ppm 输出，哪些约束条件 决定了 VCO 频率、 输出 1 频率、输出 2 的频率、 最小 VCO 频率和最大VCO 频率之间的关系？