PLL 相位噪声系数

大家好，欢迎观看TI 高精度实验室 — PLL 相位噪声品质因素。 在本视频中，我们将讨论相位噪声性能指标 和环路滤波传递函数的整形 以及它如何应用于实际设计。 了解这些关键性能参数 对顺利完成PLL 设计 大有帮助。 如果大家想了解 PLL 基本构建块或关键参数的 更多背景知识，请观看我们的其他高精度实验室培训模块， 这些模块中涵盖了相关的主题。 在讨论噪声特性之前， 让我们快速回顾一下 PLL。 PLL 的目的是使 R 分频器的信号 和 N 分频器的反馈信号 实现相位一致。 大多数相位噪声传递函数 与 N 分频器、VCO、相位检测器 和环路滤波器有关。 PLL 环路带宽不仅由低通滤波器设置， 这一点我们已在之前的培训中 讨论过。 更改K VCO、K PD 和 N 参数 中的任何一个也会影响闭环 带宽。 对于基本的 PLL结构， 我们可以定义一些基本的传递函数 和符号来帮助理解相位噪声。 PLL 传递函数可通过经典控制回路理论 得出。 G sub s 有时称为开环增益或开环传递函数， 并且被定义为从相位检测器输入 到 PLL 输出的增益，其中， s 是复数频率。 开环增益由从增益常数充电的 相位检测器 K PD、环路滤波器传递函数 Z sub s，以及V CO 输入电压 与 s 之间的相位关系 K VCO 构成。 尽管频率路径是 1/N， 但我们现在将其称为 H，以与反馈的标准控制理论符号 保持一致。 为了导出传递函数， 需要在每个兴趣点放置一个求和块， 并求出闭环条件下 输出噪声与输入噪声的比值。 大家可能会注意到，除 V CO 以外的所有块 都乘以低通函数 G/(1＋H)。 V CO 乘以高通传递函数 1/(1＋GH)。 我们来详细看看这些传递函数， 它们会在其他培训模块中再次出现， 是环路滤波器设计、锁定时间和杂散噪声 等主题的关键因素。 对于参考振荡器，请注意系数 1/R， 这意味着较高的R 分频器更好。 但是，如果使用相同的Fosc 频率， 则 N 分频器随 R 成比例增加。 因此，理论上增益没有变化。 另一方面，如果增加 Fosc 频率 并将其分为相同的相位检测器频率， 则通常会有所改善。 这是因为，当按频率缩放时， 较高的 Fosc 频率通常具有较高的噪声。 PLL N 将V CO 频率和相位 除以系数 N。这意味着来自 V CO 的相位噪声 在到达相位检测器之前 已减小了 N 倍。 由于闭环系统的特性， 不良噪声中的 PLL将有效地乘以 20 log N。 例如，N 计数器值为 100 表示带内噪声增益为 40dB。 换句话说，如果将 N 减小 2 倍， 则理论上可以改善 60dB。 此原理也可以应用于 R 计数器。 对于 N和 R 计数器， 只要相位检测器速率不变， 该规则均成立。 对于环路外的分频器 （例如输出分频器），较高的分频值 也会降低输出端的噪声。 对于相位检测器，请注意系数 1/K PD。 这意味着 W 电荷泵电流理论上 可以使噪声改善 6dB。 但是，这不能说明电荷泵噪声本身 随增益增加而增加的 事实。 在实践中，通常会有好处，但不是全部的 6 dB。 取决于特定的PLL 器件特性， 可能存在收益递减的问题， 增加电荷泵电流 会改善相位噪声。 例如，当电荷泵电流 从 1600 微安增加到 3200 微安时， 获得的相对收益可能 并不总是与从 100 微安增加到 200 微安相同。 如前所述，V CO具有不同的传递 函数。 对于环路带宽之外的频率， 可以近似为单位增益； 对于环路带宽内的频率，可以近似为 N/开环增益。 对于归一化的 PLL带内噪声分析， 我们可以假设 V CO 噪声不是主要贡献因素。 当所有这些噪声源相加后， 我们便得到了 PLL 带内噪声。 这里是一个闭环噪声贡献的 示例。 注意，PLL 的平坦噪声和 1/f 噪声 加在一起。 在低于约 2kHz 的较低偏移处， 平坦噪声没有贡献。 但是，输入参考噪声还会带来其他影响。 在大约 10kHz这个点， 平坦噪声和 1/f 噪声 对总相位噪声的贡献均等。 高于 1MHz 时，噪声很大程度上 与 V CO 的噪声一致。 为了简化特征， 可以将所有 PLL 带内噪声贡献集中在一起， 但不包括 V CO。 归一化平坦噪声品质因数和 1/f 噪声 提供了一种方便的方法来预测 PLL 环路带宽内的噪声。 这些归一化的值考虑了电荷泵、输入路径、 N 分频器和 R 分频器。 品质因数和1/f 噪声 可用于预测相位噪声， 并比较两个不同PLL 在两种不同条件下的相位噪声。 注意，品质因数假定 V CO 噪声不是 主要噪声。 并且可能需要对小数部分进行一些调整， 因为这确实考虑了具有较低小数 N 计数器的 相位噪声优势。 在环路内部，在中等偏移处， 主要的噪声源是 PLL 的本底噪声， 即品质因数。 大家可能还记得这种平坦噪声， 从这个图中可以看出，频率响应是 平坦的线。 这里显示了定义，其中，N 是 N 计数器值， f PD 是以 Hz 为单位的相位检测器频率， 而 PN 是相位噪声。 对于接近载波的偏移频率， PLL 噪声特性是闪烁噪声 （有时称为 1/f 噪声），因为 其噪声功率与频率成反比。 因此，可以归一化偏移和输出频率 以获得这个归一化的 1/f 噪声指数。 在本例中，f out 是输出频率， Δ f 是距载波的1/f 偏移频率， 而 PN 是相位噪声。 当使用 TI PLL 相位噪声软件 PLLatinum sim 时， 这些参数用于检测具有良好相关性的 PLL 相位噪声，以测量相位噪声数据。 这两种噪声源的源数据 通常可以在数据表中找到。 通常，1/f 噪声和品质因数 分别优于-120dBc/Hz 和-230dBc/Hz。 此表提供了有关如何选择 PLL V CO 设计的一些指导，这些设计选择 有助于改善相位噪声 性能。 通常，实现更高相位检测器频率的架构 将提供更好的相位噪声分布。 请记住，没有任何巧妙的设计或优化方法 可以避免使用固有噪声高的 组件。 在满足应用成本目标的同时 选择最佳参考时钟输入 始终是合理的设计决策。 如果近端相噪声对于特定应用 很重要，请选择 在较高偏移处能提供 所需近端性能和可接受性能的组件。 本视频到此结束。 谢谢观看。 我们设置了一个包含四个问题的简单测验， 请完成该测验，检验您对视频内容的理解程度。 如果您需要有关 TI 时钟和计时产品的 更多信息或技术资源， 请访问 TI.com/clocks。