PLL 构建块 – 第一部分

[音乐播放] 大家好，我叫Dan Banerjee， 欢迎观看 TI高精度实验室 - PLL 构建块 第 1 部分。 在每个电路或系统内的某个位置， 大家几乎都可以看到锁相环，这些锁相环的类型和配置 不一。 在本培训模块和第 2 部分配套视频中， 我们将首先深入了解并讨论 锁相环 (PLL)内部的一些 基本核心块。 在这里，我们可以看到构成 PLL 的 基本构建块。 在本模块中，我将介绍有关 VCO、输出分频器和N 分频器的更多信息， 包括整数和小数类型。 压控振荡器 (VCO)是 PLL 的一个 主要构建块。 它会在有限的频段内生成频率， 该频段通常高于参考振荡器的 频率。 VCO 频率是可调的，并且可以通过 更改输入调谐电压来控制。 此频率因温度、电源电压或 半导体工艺的不同而存在巨大差异， 并且稳定性远差于参考 振荡器。 VCO 包含一个谐振或振荡电路， 该电路可视为电子弹簧。 当电容器两端的电压最大时， 电感器中的电流最小，反之亦然。 假设没有寄生电阻， 电路将永远工作。 但现实状态并非如此理想。 我们可以将 VCO谐振电路类比为 布谷鸟钟的钟摆。 钟摆的长度决定了周期， 这使布谷鸟钟能够 保持稳定的时间。 为了使钟摆持续摆动， 需要以正确的方式施加刺激， 从而保持振荡且不会导致信号周期 失常。 与之类似，LC 电路也需要 刺激。 振荡器中的电路损耗 （例如电感器中的寄生电阻） 会导致电路最终停止振荡。 储能电路电感器的度量 是品质系数(Q)。就像钟摆一样， 必须提供一些刺激 让保持电路运行。 在这里，我们有一个典型的应付位样式振荡器。 当电感器电流最大时， 电容器两端的电压最小。 该电流中的一部分进入晶体管并放大， 导致 C1两端的电压增加， 进而增加电感器顶部的电压。 通过这样，振荡得以保持。 如果 C1 太大，电路可能会振荡， 但有源器件会增加过多的噪声。 如果 C1 太小，则电路 可能不足以维持振荡。 为了实现 VCO 的调谐，通常使用可变电容器 变容二极管。 变容二极管的电容通常在 皮法范围内，并随着施加更多的电压 而减小。 由于这是一个可变电容器， 因此我们希望改变频率的谐振， 但不想改变电容器 C1 和 C2 实现的 微妙反馈。 电容器 C3增加了变容二极管的电容。 C3 的值较大会改善相位噪声， 但会减小 VCO 的调整范围。 电阻 R5 将调谐电压与环路滤波器隔离。 将 VCO 集成到器件中后， 就会出现问题，树脂元素从何而来？ 对于电感器，有多种方法。 一种是在顶部使用金属层 将螺旋电感器集成在器件中。 另一种方法是使用接合线 形成电感。 更新的技术允许将更高质量的 Q 谐振器 （例如体声波谐振器） 集成到 VCO 中。 当 VCO 集成在器件中时， 通常会使用数字逻辑来 接通和断开电容器， 以增加调谐范围。 VCO 调谐范围可在各个频带范围内变化， 并且在接通更多电容时通常会更低。 请注意，即使电容器已全部接通， 开关上仍有一个电阻会影响 Q。 一组开关电容器或电感器 可以形成几个不同的频带。 通过将VCO 调谐范围 分成几个不同的频段，可以在 不牺牲相位噪声的情况下增加 VCO 的调谐范围。 这些频带共同覆盖了整个频率范围， 但是调谐电压和频率之间 不再存在一对一关系。 因此，必须进行频率校准， 以确保在更改 VCO 频率时 选择正确的频段。 回到PLL 架构， 需要额外的电路来控制 VCO 的调谐电压 以将其控制在适当的频率， 但是为什么需要反馈呢？ 原因是，即使对于固定的调谐电压， VCO 频率也会随温度、电源电压 和过程而漂移。 这就需要使用反馈控制环路 将 VCO 频率锁定到参考值。 为了生成该反馈回路， 用参考振荡器频率 f osc 除以 R 计数器得到相位检测器频率 f PD。 用 VCO 频率 f VCO除以 N 计数器 得到单个反馈 f sub N。 如果 VCO 频率范围远高于 所需频率 f OUT，则可以使用 输出分频器将其置于范围内。 我们来看看反馈或 N 分频器。 通过将 VCO 频率除以 相位检测器频率来确定 N 计数器值。 此计数器的输入可以是高频， 并且该计数器内部通常使用预分频器。 对于非常高的VCO 频率， 有时仅使用固定的预分频器 P。 P 通常为 2 的幂。 分频器的预分频器部分 以最高频率运行 并消耗大部分电流， 但是 N 计数器的其余部分具有较低的 工作频率，因此可以节省 总体电流消耗。 使用预分频器的一个缺点是 频率分辨率差了 P 倍。 某些高频 VCO具有 2 分频输出， 用于反馈给 PLL，其作用类似于 使用预分频器。 可切换的双模数预分频器 允许在不牺牲分辨率的情况下进行更高的分频。 它的工作原理是，分频器首先 通过预分频器和一个脉冲吞咽电路 对 VCO 频率进行分频。 在每个 P＋1 VCO 周期之后，A 和 B 计数器 都减 1。 在 A×(P＋1) 个周期后，A 计数器 达到零，B 计数器的剩余计数为 B－A， 并且禁用脉冲吞咽电路。 禁用脉冲吞咽电路后， 需要 (B－A)×P 个 VCO 周期， 以使 B 计数器为零。 因此，总的 N 计数为N＝P×(B＋A)。 是此架构的结果是 B≥A。 如果不满足这一要求，则器件 将过早复位并生成错误的分频值。 如果 N 分频器大于已知值 （即最小连续分频比）， 则始终满足 B≥A 的要求。 对于标准 N 分频器， 这可以计算为 P×(P－1)，但是其他因素 （例如小数分频电路） 可以增加该值。 现在考虑小数 N 分频器。 在本例中，我们希望 使用 1MHz 的相位检测器频率 生成 900.2MHz 的频率。 需要 900 和 1/5 的小数分频。 为实现此目的，我们在值 900 和 901 之间 调制 N 分频器。 在本例中，我们使用分频值 900 四次， 使用 901 一次。 相位检测器实际上升沿和 期望上升沿之间的误差会导致小数杂散， 它们在200kHz 的倍数处出现。 可以通过在两个以上的值之间 调制 N 分频器来减少小数杂散。 而这使用高阶 Δ-Σ 调制器 来完成。 在上一例中，小数为 900.2， 并且一阶调制器将在 900 与 901 之间进行调制。 二阶调制器可以使用 899、900、901 和 902 这些值。 三阶调制器可以使用 897-904 之间的值。 调制器并不一定总是 使用其范围内的所有可用数字。 小数分频器可以提高最小连续 N 分频器比率，因为使用的所有值 （即使是调制值）都必须有效。 这是相位检测器频率 为 10MHz 的1/10 小数示例。 这些图假设引线带宽无限 且没有滤波。 在左图中，我们可以看到杂散和小数噪声 整形传递函数。 理论上，近端小数噪声和杂散 会衰减并被推向更高的频率。 这个峰值的频率是相位检测器频率的 一半，并且远远超出了 环路带宽。 如果我们看一下右图， 就会发现，使用三阶调制器时， 1MHz 处的第一小数展度 要比一阶调制器低得多。 实际上，噪声要低大约 20dB。 在小数较小的情况下 （例如 1/100 或 1/1000），这种理论上的好处 将更加明显。 本培训模块将在 PLO 构建块第 2 部分继续进行。 要查找更多技术信息 和搜索产品，请访问 ti.com。 我们设置了一个包含四个问题的简单测验，请确保完成 以检验您对内容的理解程度。