Clocks and Timing_ 系统功能概述

大家好，欢迎观看TI 高精度实验室。 当大家听到时钟和计时系统这两个术语时， 会想到什么呢？ 实际上这涉及很多东西。 但是，如何知道哪个时钟最合适呢？ 本入门培训模块概述了 不同时钟和计时功能的 应用。 红色显示的锁相环和 VCO 功能 是各种时钟解决方案中使用的核心 构建块。 这些 PLL 和 VCO 功能以及关键性能参数 在其他高精度实验室培训模块中 进行了讨论。 什么是时钟？ 时钟在电子系统中提供脉冲。 在信号链中，时钟是关键构建块， 可为 ADC、DAC、处理器和任何接口媒体 提供参考采样计时。 任何需要参考时间进行 同步、执行命令和传输数据的系统 都需要时钟。 它们向各种设备提供频率输入， 使它们能够执行预期的功能。 时钟也可以用作功能块， 该功能块将信号源进行倍频和分频， 从而扇出特定频率，甚至几个不同的频率。 如果系统中需要处理器、 高速接口或数据转换器， 则需要时钟解决方案。 我们先来介绍最常用的功能 - 晶体 振荡器。 关键参数是以 PPM 度量的 振荡频率和精度，及以抖动或 相位噪声度量的信号质量。 图中显示了简化的 晶体输入电路。 晶体连接在逆变器的输入和输出之间， 其中，R sub S是一个串联电阻， 用于在需要时降低驱动电平。 芯片内部的有源电路 会产生一个正反馈回路 该回路也称为负电阻，用来提供刺激， 使晶体开始并维持振荡。 由于晶体的高机械共振 (q)， 仅允许特定的频率振荡， 这取决于晶体的切割。 通常，这将在小于100MHz 的频率范围内， 最常见的基本共振 小于 40MHz 左右。 负载电容 CL1 和 CL2 用于控制晶体的 初始频率精度。 输出类型可以是单端或差分。 参考振荡器的不同风格可以推断出 精度和稳定性。 TCXO 经过温度补偿， 在工作温度范围内具有低 PPM。 OCXO 包括用于保持温度的烤箱 或加热器，并在整个温度范围内 具有更低的 PPM。 我们还可以添加电压控制 来调整 VCXO或 VCTCXO 中的 负载、电容和频率。 压控振荡器在某些方面 类似于 VCXO。 但 VCO 通常具有更高的频率和 更宽的调谐范围。 参考振荡器和 VCO 都是 锁相环的组件。 并且它们各自产生的噪声相加形成整体 PLL 噪声。 几乎所有电子系统中都有 实时时钟 (RTC)。 大家可以将它想象为 上一张幻灯片中晶体振荡器的 低功耗实现。 诀窍是在不影响太多频率精度的 情况下尽可能减少电流。 RTC 通常以 32KHz 运行， 功耗在微安范围内， 但 PPM 精度可能较低， 以每天的秒数度量。 许多应用中都使用了计时器， 但最常用于电池供电的电路， 尤其是备用电池需要延长使用寿命时。 没有人希望电池意外地没电。 对于计时器，可以向内部振荡器添加一些逻辑， 并且计数器将以毫秒或分钟进行倒计时。 一旦计数器为空且计时器到期， 将提供唤醒信号。 此技术允许关闭整个系统， 并在几分钟或几小时后唤醒控制器 以执行管理任务或开始正常运行。 睡眠电流可以大幅降低至 纳安范围。 睡眠时间在看门狗计时器中非常重要， 因为它也会影响整个系统的 电流消耗。 如果系统具有处理器、高速 I/O、 通信或物理层连接， 则将需要多个时钟频率 来支持这些处理和通信 网络。 还有一些 IC时钟解决方案 具有更高的集成度， 可以以更低的制造材料成本和 更高的可靠性提供类似的功能。 当需要单个频率的 多个副本时（例如 25MHz 需要四次）， 或者可能需要 8 个时钟频率为 100MHz 的信号，那么 时钟缓冲器可能比多个 XO 更适合。 时钟缓冲器（也称为扇出） 接收输入，并将输入频率的副本 扇出到多个输出。 时钟缓冲器通常可以有 1-n 个输出， 其中，n 为 2，最多可以达到 1-12，甚至 1-20。 在简单的扇出缓冲器中，通常需要的是 抖动极低或解决方案成本低， 以及较低的输出到输出偏斜。 与晶体振荡器相似， 有差分和单端输出类型， 以及可以提供灵活性和性能的 其他选项。 在通用缓冲器中，与差分形式一样， 希望获得更高的性能。 而且，除了附加抖动中的偏斜之外， 传播延迟和可能的延迟变化等规范 可能也很重要。 还需要一种配置功能的方法， 例如 I2C、窥探或引脚控制， 以选择所需的输入/输出类型 和 I/O 电压电平，以适应系统 需求。 支持的典型格式包括 LVCMOS、LVDS 和 LVPECL、HCSL 等。 现在，通常情况下，系统需要 比简单的扇出缓冲器更多的资源来支持多个频率。 例如，如果需要 25MHz、 100MHz 和156.25MHz， 该怎么办？ 时钟发生器是一种特殊的电路， 可通过一个或多个锁相环 从单个参考输入产生多个频率输出。 时钟发生器采用激励或参考输入， 可以是晶体、振荡器或 时钟树上一级的时钟输出，并从中产生 多个频率或所需 相同频率的多个副本。 锁相环 (PLL)是一种反馈系统， 在此系统中，VCO 跟踪参考输入的 相位和频率。 因此，VCO 输出频率 是相位检测器频率乘以时间。 有关PLL 和 VCO 构建块的更多详细信息， 请访问高精度实验室锁相环基础知识 培训系列。 时钟发生器中的每个输出分频器 D 可以选择一个 PLL，对其进行分频并产生 输出频率。 有时，多个输出组合在一起 并共享一个公共的输出分频器。 在这种情况下，这些输出将始终 具有相同的时钟频率。 为什么需要时钟发生器？ 当系统用例（例如网络和工厂 自动化，也可能是医学成像） 需要不同的时钟频率时， 与使用多个振荡器 和/或晶体相比，时钟发生器更合适。 为便于以后讨论， 我们将输出缓冲器分频器称为 时钟分配块。 以不同的方式查看时钟操作， 可分为三种主要的模拟时钟架构。 这里显示的是简化框图，显示了 时钟分配网络中的参考。 时钟分配或时钟缓冲器 不过滤任何噪声。 它只能增加抖动。 但这是简单且低功耗的。 时钟发生器中常见的单环路 在同一步骤中同时进行抖动消除 和倍频。 由于 PLL VCO 工作，单环路 的确为大于 10KHz 的更高频率噪声提供了参考 滤波。 但是，双环路或级联环路 将在更接近载波的频率偏移处 更好地清除抖动，因为它将在 第一个抖动清除 PLL 中使用 VCXO 晶体振荡器。 第一个 PLL (PLL1) 应该具有较窄的环路带宽， 以滤除参考噪声。 第二个 PLL (PLL2) 应该具有较宽的环路带宽， 以利用清除抖动后的参考噪声。 第二个 PLL 执行更多的倍频功能， 以允许分配块分频为 所需的输出频率。 例如，如果想使用恢复的[听不清]时钟 作为输入参考时钟，或者需要 在载波附近产生低相位噪声， 则在参考输入噪声较大的情况下， 将使用双级联环路架构， 因为典型的 VCO在 10KHz 以下的 近端相位噪声性能较差。 当输入和输出频率的整数关系 不佳时，可能还需要使用抖动清除器。 例如，如果参考频率为 12.288MHz， 而 VCO 的参考频率为 2.5GHz， 则将导致非常低的32KHz 相位检测器 频率。 较高的相位检测器比较频率 通常会改善PLL 性能。 双环路可以为第二个 PLL 提供 10MHz 或100MHz 的参考输入， 这是比较频率的300 或 3,000 倍。 需要同步多个频率源， 以在输入和多个频率输出之间 提供确定的相位关系。 通常，抖动清除器将在分配路径中 包括延迟补偿网络， 以帮助平衡输出之间的 任何路由差异。 实际上，对于 时间紧迫的应用，同步变得越来越重要。 为了实现此功能，网络同步器 是关键组件，通常用于 满足一些更具挑战性的 ITU 和 电信标准。 许多 ITU、电信和 4G、5G 标准 都要求始终保证 时间和频率同步。 网络同步器始终提供 高度稳定的时钟，而不管是否存在 参考输入。 基于合格性和优先级，以无中断的方式 监视和切换冗余输入， 并且相位干扰非常低。 数字锁相环 (DPLL)可在 参考丢失时提供保持功能， 并可进行编程以使环路带宽 小于 1Hz。 想象一下，要在模拟域中 达到低于 1Hz 的带宽，需要一个电容器。 频率输出跟踪参考近端的 稳定性。 DPLL 带宽决定了长期漂移方面和 相位瞬变。 XO 和 APLL 决定了短期时钟方面、 相位噪声和杂散。 混合信号技术用于获得出色性能。 但是，片上 LCVCO通常会带来一些限制。 一种将体声波 (BAW) 振荡器 集成到网络同步器的新架构 采用了DPLL 和 APLL 的主要优势， 并将它们组合在一起， 从而降低了带内噪声。 通常，只有低频 XO 足以实现小于100 飞秒的抖动。 本培训视频到此结束。 谢谢观看。 我们设置了一个包含五个问题的简单测验， 请完成该测验，检验您对视频内容的理解程度。 如果您需要有关TI 时钟和计时产品的 更多信息，请访问 ti.com/clocks。 我们来核对一下答案。 第一个问题的答案是“错误”。 时钟发生器、抖动清除器 或网络同步器可以从单个参考 提供多个频域。 第二个问题的答案是“正确”。 所有这些功能都可以包含在 时钟分配块中，并且始终至少 存在一个输出缓冲器。 第三个问题的答案是“错误”。 由于时钟缓冲器复制了输入， 因此不会引入频率误差。 偏斜用于衡量输出之间的相位差。 第四个问题的答案是“正确”。 PLL1 的环路带宽较窄， 可滤除参考源的噪声。 PLL2 执行倍频， 允许分配块分频为所需的 输出频率。 最后一个问题的答案也是“错误”。 无论是在参考之间切换还是 进入没有参考的保持模式，网络同步器 都可以保持时间和频率精度。 因此，对于参考是否稳定或是否进出基本不受影响。 the reference is stable