潘文明至简设计法之FPGA时序约束视频

我们的目标：第一，按我们提供的步骤一个一个进行约束；第二，根据自己的使用情况，找到对应的场景后，挑出其所对应的时序约束；第三，根据提示的方法，得到参数，计算出最终结果。 我们的优势：一个傻瓜式、但实用的时序约束“操作手册”。 本系列视频，简单介绍了我们的“操作手册”，保证让你有意外的收获！ 另外，FPGA是实践课程，听一千遍，不如自己动手实践，练习才是最重要的内容。欢迎关注我们获取更多资料。

• 课时1：01 时序约束步骤 (14分57秒)

• 课时2：02 生成时钟约束 (15分20秒)

• 课时3：03 input delay约束 (32分41秒)

• 课时4：04 output delay约束 (12分46秒)

• 课时5：05 时序例外约束 (10分56秒)

• 课时6：06 时序约束总结 (4分27秒)