直播回放: Keysight 信号完整性测试的演变和更新
简介
信号完整性 作为电子行业工程师耳熟能详的名词,经过20来年的发展,其内容和研究对象已经发生很深刻的变化。从早年的主要针对并行总线的时序和信号垂直参数测试到Gbps级别的差分信号 的眼图和抖动测试,再发展到今天几十个Gbps级别的越来越多的信号处理 和均衡技术,今天还伴生着越来越重要的电源 完整性测试和分析和跨时域和频域的信号完整性测试。
20年来,是德科技(及前身Agilent电子测量事业部)以卓异的产品和解决方案与数字测试行业共同成长,到今天发展到最新的全系列带宽横跨500MHz-110GHz 的硬件10bit ADC示波器 ,MXR和UXR两大系列如何完美解答上述种种问题和挑战?
推荐帖子
请高手帮我看看,我不知道错在那里,谢谢!!!!!!!!
SWEI EQU 20HGWEI EQU 21HFZHI EQU 30HXHUAN EQU 80HSTART:MOV FZHI,#00HHERE:MOV XHUAN,#05HLOOP1:MOV R1,#0AHLOOP2:MOV A,FZHIMOV B,#0AHDIV ABMOV SWEI,AMOV GWEI,BMOV DPTR,#LEDMAPMOV A,SWEIMOVC A,@A+DPTRMOV
万水千山走遍
单片机
1GHz以上的Oscillator设计求助
现在需要设计一个1175MHz的oscillator, 我看了一下一些PLL的data sheet, 是不是里面phase detector的最高频率就是我需要使用晶振的最高频率,而VCO centre frequency 就是这个PLL能产生的最高频率。如果这样的话,我找了好长时间都找不到一个符合要求的。大多数的PLL里面的VCO不超过100MHz。如果要用外部的VCO的话,还需要自己建立loo
wrainp
无线连接
周立功的UART中断接收例程不能用
void __irq Uart1_Handler(void){uint8 i;if ((U1IIR & 0x0F) == 0x04){rcv_new1 = 1;// 设置接收到新的数据标志for (i=0; i<14; i++){Rx_buf1[i] = U1RBR;// 读取FIFO的数据,并清除中断}}VICVectAddr = 0x00;// 中断处理结束}U1FCR = 0xC1;//使能
zhangdawei2000
嵌入式系统
分享一下关于DSP开发的步骤
1.开发环境CCS(CodeCo mposerStudio)是TI公司开发的一个完整的DSP集成开发环境。由于TI的DSP使用非常广泛,使得CCS也就成为使用最为广泛的DSP开发软件之一。现在,所有TI公司的DSP都可以在该环境里进行开发,可实现全空间透明仿真,不占用用户任何资源,软件配有汇编/链接、C编译器、C源码调试器等。不同的系统有不同版本的CCS开发环境,TMS320F28l2的集成开发
fish001
DSP 与 ARM 处理器
千呼万唤始送来,得捷物料STM32F7508-DK及MAiX Bit开箱小记
[i=s] 本帖最后由 blacksword 于 2022-8-5 22:58 编辑 [/i]风中雨中已经走过了与EEWorld相遇的十几个年头人生难得能有一个十年,再一个十年更难得EEWorld的小姐姐们总想着我,在我转行搞数据中心之后仍不时邀请我参加各种活动。感谢感谢🙏这一次看到小姐姐发布了得捷设计大赛的宣传。支持支持,支持一直关心我的朋友们,支持EEWorld.报名后,收到得
blacksword
DigiKey得捷技术专区