上传视频

大学堂 > 机器学习/算法

遗传算法与应用

遗传算法共8课时 2小时59分24秒

收藏去学习

课程章节用户点评

简介

遗传算法与应用华南师范大学杨湘波

课程目录

猜您喜欢

推荐帖子

MSP430单片机控制IO口操作－LED灯闪烁.doc: MSP430初级入门例程！; wpdy 微控制器 MCU

基于TMS320VC5509A的图像采集与识别系统: 基于TMS320VC5509A的图像采集与识别系统; shaomingyi DSP 与 ARM 处理器

【平头哥RVB2601开发板试用体验】四、通用硬件定时器测试: 四、通用硬件定时器测试在使用操作系统的情况下，部分任务如果采用软件死等的方式的话，势必会影响系统效率。那么部分慢速周期性任务，比如按键检测和去抖操作，可以放到定时器中实现。为此，我们先测试一下通用硬件定时器功能，为其它操作做铺垫。一、参考说明本贴工程参考样例工程ch2601_helloworld，在此基础上添加硬件定时器测试代码。同时参考了网友贴子（RVB2601 开箱测试-裸奔Oled+定时器+; gs001588 玄铁RISC-V活动专区

ADC，32次转换后，数码管就不显示了，是什么问题呀？: [i=s] 本帖最后由 dontium 于 2015-1-23 12:51 编辑 [/i]/*******************************************ADC转换通道口为P1.1本程模拟量大于0.5*AVCC时P1.6灯亮小于0.5*AVCC时P1.0灯亮数码管显示AD转换结果（非真实电压，未加算法处理）**********************************; flyingheartt 模拟与混合信号

请教一个verilog的问题: 本人FPGA小白一枚，现在有一个verilog的问题想请教比如有一个输入数据input [16:0] REG为了方便使用，现在想把REG拆开，比如a = REG[16:8];b = REG[7:0];我能想到下边这种方式，不知道这样做对不对，如果不对应该怎么做，谢谢？wire a;wire b;assign a[16:8]= REG[16:8];assign b16:8]= REG[7:0];另外; littleshrimp FPGA/CPLD

Analog Reflection Topology Building Blocks for: The synthesis and realization of an analog-phaseshifter, delay line, attenuator, and group delay synthesizer-arepresented. These variable control devices are all implementedusing the same generic sing; JasonYoo 工控电子

推荐内容

网友正在看换一换

更多开源项目推荐

热门器件

随便看看

热门下载

更多热门文章

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved