- 本课程为精品课，您可以登录eeworld继续观看：
- 第30.1讲 FreeRTOS任务创建过程详细分析(上)
- 登录
- 时长：31分34秒
- 日期：2019/03/23
- 收藏视频
- 上传者：老白菜
- 去评论
《FreeRTOS源码详解与应用开发:基于STM32》辅以大量的例程，全面讲解了FreeRTOS的原理以及源码，主要内容包括任务管理和任务调度、系统裁减和配置、时间管理、队列、信号量、软件定时器、事件标志组、任务通知、低功耗Tickless模式、空闲任务以及内存管理等。同时，《FreeRTOS源码详解与应用开发:基于STM32》配有大量的图例，对于想要深入学习RTOS类系统原理的人来说是一个不错的选择。
显示全部 ↓
推荐帖子
-
分享TI10-MSP430的spi通信程序
- [font=Tahoma][size=4]SPI 总线系统是一种同步串行外设接口；是一种高速的，全双工，同步的通信总线，并且在[/size][/font][font=Tahoma][size=4]芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB 的布局上节省空间，提供方[/size][/font][font=Tahoma][size=4]便，正是出于这种简单易用的特性，现在越来越多的芯片集
-
37°男人
微控制器 MCU
-
ADI有奖下载活动之25：ADI汽车传感器和传感器接口解决方案
- [size=3][b]【活动日期】[/b]：即日起-7月31日[/size][size=3][b]【活动详情】[/b]：[/size][url=https://www.eeworld.com.cn/huodong/ADI-25/index.php][size=3][b]https://www.eeworld.com.cn/huodong/ADI-25/index.php[/b][/size][/u
-
EEWORLD社区
ADI参考电路
-
VHDL中除法使用错误。求指教
- vhdl语言的问题，用FPGA串口接受到一串数据，然后用这一串数据除以256，并将余数取出来。再用64除以这一个余数。为什么会出错呢？原因好像是两端都要是实数。下面程序中 h_pixel是串口接受的数据。some_level是常数256。程序代码如下：RTR_int:= h_pixel/some_level;--多少像素一阶RTR_rec:=h_pixel rem some_level; --余数
-
jinghong21
FPGA/CPLD
-
FPGA/CPLD中常见模块设计精华集锦
- [backcolor=white][/backcolor][table=98%][tr][td][backcolor=white][b]一、智能全数字锁相环的设计[/b] 1 引言 数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。在基于FPGA的通信电路中，
-
星星之火红
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved
用户评论