同济大学FPGA课程视频（31）-同济大学FPGA课程视频-EEWORLD大学堂

课程介绍

相关标签：可编程逻辑器件 FPGA精品课

本课程有四部分内容组成：

第一部分为各种基本数字逻辑电路的VHDL模型建立。

第二部分为用VHDL设计组合逻辑电路、控制电路、时序电路的方法学习。

第三部分为系统芯片的层次化结构设计。

第四部分为可编程逻辑器件的发展和其结构特点的了解。

真人名师讲课,人性化，就像坐在大学课堂内一样。因为是视频教程，所以在听课过程中，如果一时没听明白，则可以通过倒退的方式来反复观看，直到学会为止。如果今天学习了一半，想明天接着学，则同时可以方便地通过快进选择自己的学习进度。工作学习两不误，不用付昂贵的上学费用和许许多多的考试。

视频教学每讲约45分钟。视频教学有图象，有声音，并且自带清晰板书

显示全部 ↓

猜您喜欢

推荐帖子

FPGA设计，最重要的是什么？: 面试考官问我，“FPGA设计，最重要的是什么？”我一时慌乱，想不到什么是最重要的，大家谈谈自己的看法。; innerpeace FPGA/CPLD

请教，用C2Prog 烧写 TMS320f28035 时，出现Unlocking target... failed (wrong key)!: *** PLEASE RESET TARGET IN SCI BOOT-LOADER MODE ***Connecting with target (autobaud)...OK.Bootloading...OK.Please wait...Connecting with target...-Chip ID: 0xBB-Chip Rev: 0x01OK.Unlocking target...fai; gsgs999 微控制器 MCU

求助软件mcu_ideV3.0: 谁有mcu_ideV3.0，（装上去之后自带工具链，如keil c51，一共四种，就是有2KB代码限制的哪个版本）官网上下的没有工具链，; luoshen 嵌入式系统

modelsim如何固定仿真信号显示的顺序？: 用modelsim进行仿真，为了便于观察，我希望仿真结果按一定的顺序显示。可是每次手动调整完信号顺序后，再重新仿真，顺序又乱了，有没有办法将这些信号的顺序固定下来，每仿真一次都按这个顺序显示结果？; eeleader FPGA/CPLD

【10月12日 | 成都】一场光电测试盛宴，等你来~: [size=4][color=#ff0000][b]会议简介[/b][/color][/size][align=left][color=rgb(62, 62, 62)][font=微软雅黑][size=3]伴随云计算，大数据，虚拟化等新兴技术商用，数据中心流量和带宽成指数级增长， IDC的发展从服务器机房向超大规模、集中化部署演进，而为实现高速的长距离传输应用，DCI互联需求拉动高速光模块需求的进; EEWORLD社区测试/测量

跪求交通灯程序设计{基于51单片机}要求如下: 初始状态：四路红灯【延时五秒】状态一：东西绿灯南北红灯【延时20秒】状态二;东西红灯，南北绿灯【延时20秒】状态一二循环不止当有急救车通过时四路红灯延时五秒后回到主程序; wo695676755 51单片机

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 同济大学FPGA课程视频 / 同济大学FPGA课程视频（31）

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多