同济大学FPGA课程视频（2）-同济大学FPGA课程视频-EEWORLD大学堂

课程介绍

相关标签：可编程逻辑器件 FPGA精品课

本课程有四部分内容组成：

第一部分为各种基本数字逻辑电路的VHDL模型建立。

第二部分为用VHDL设计组合逻辑电路、控制电路、时序电路的方法学习。

第三部分为系统芯片的层次化结构设计。

第四部分为可编程逻辑器件的发展和其结构特点的了解。

真人名师讲课,人性化，就像坐在大学课堂内一样。因为是视频教程，所以在听课过程中，如果一时没听明白，则可以通过倒退的方式来反复观看，直到学会为止。如果今天学习了一半，想明天接着学，则同时可以方便地通过快进选择自己的学习进度。工作学习两不误，不用付昂贵的上学费用和许许多多的考试。

视频教学每讲约45分钟。视频教学有图象，有声音，并且自带清晰板书

显示全部 ↓

猜您喜欢

推荐帖子

Qorvo® 全新推出高度可配置的紧凑型 PMIC，为物联网和空间受限应用提供服务: CT88420 的输入电压范围为 2.7 V 至 5.5 V，提供两个 4 A 和两个 2 A 的降压稳压器，以及两个 400 mA 的 LDO。稳压器 1 和 LDO 可配置为负载开关，稳压器 4 可用作 400 mA 的 LDO。ACT88420 包含 I2C 监控与控制器、可编程电源时序和八个可配置的三态 GPIO。引脚数量减少，且功能增加，使工程师能够支持多个 SKU 操作。Qorvo 可; btty038 无线连接

msp430g2553TACCTL0无法进入中断: 使用launchpad捕获外部脉冲；TACTL做定时时钟，TACCTL0捕获脉冲；但捕获中断始终进不去，外部脉冲由信号发生器提供1K的信号，下面是程序，大家帮我参考下：#includeunsignedint Cap_Tar;unsignedint Cap_First;unsignedint Cap_Last;unsignedint time;unsignedint pulse;unsignedin; 断桥微控制器 MCU

QUARTUS 仿真时又遇到的警告应该怎么处理，求大侠继续求解~~~~: 1.Warning: Can't display state machine states -- register holding state machine bit "|times|t_state.t0" was synthesized away2.警告:忽略节点矢量的源文件中。不能找到相应的节点名称”count1[3]”在设计之中。count1是定义的输出变量....; wangdj1107 FPGA/CPLD

招聘WinCE嵌入式工程师,硬件工程师: 本公司为新成立的公司，有了强大的市场，现缺乏一批有经验和激情的有创业精神的技术人员加盟。我们将给开发人员极大的自由发挥空间。深圳市数讯新通通信有限公司“ShuXun XinTong Communication Equipment Co.,Ltd.”位于我国广东深圳市，从事数字广播通信设备与终端接收设备研发与生产的高新技术企业。公司网站:www.xtce.com.cn,您可以登录我们的网站了解详情.; richpowerHK 嵌入式系统

Verilog 中的系统任务: 花了好长时间去看系统任务但是有一事不明，就是在用quartus 进行仿真的时候系统任务起到什么作用可否将程序中的系统任务注释掉请大侠点亮灯明路!; wall_e FPGA/CPLD

开关电源的软起动电路: 开关电源的软起动电路开关电源的输入电路大都采用整流加电容滤波电路。在输入电路合闸瞬间，由于电容器上的初始电压为零会形成很大的瞬时冲击电流（如图1所示），特别是大功率开关电源，其输入采用较大容量的滤波电容器，其冲击电流可达100A以上。在电源接通瞬间如此大的冲击电流幅值，往往会导致输入熔断器烧断，有时甚至将合闸开关的触点烧坏，轻者也会使空气开关合不上闸，上述原因均会造成开关电源无法正常投入。为此几乎; zbz0529 电源技术

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 同济大学FPGA课程视频 / 同济大学FPGA课程视频（2）

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多