本课程为精品课，您可以登录eeworld继续观看： 信号历年真题-第4节 登录
时长：50分1秒
日期：2018/06/03
收藏视频 上传者：量子阱
去评论
北京邮电大学804考研 ：信号与系统历年真题讲解
显示全部 ↓
推荐帖子
74LS电路系列名称解释
[color=#252525][size=14px]74LS电路系列名称解释 [/size][/color][align=left][color=#252525][size=14px][font=Times New Roman]----------------------------------------------------[/font]型号内容[font=Times New Roman]-
fish001
最好的（没有之一的）放大器书籍——《你好，放大器》pdf下载
[i=s] 本帖最后由 电路艺术 于 2015-12-16 14:05 编辑 [/i][align=left][font=宋体]看到引言我就喜欢这本书，真的应该是最好的放大器技术书籍，[/font]ADI[font=宋体]邀请西安交大杨建国教授写的，语言简单易懂、轻松活泼。虽然看了电子版，还是掏钱买了本纸质版！文件太大，还是请大家移步到这个链接去直接下载吧，[/font]PDF[font=宋体]文
电路艺术
在IAR编译器中使用NEC 78K0系列单片机_转
在IAR编译器中使用NEC 78K0系列单片机_转最近在IAR编译器下针对NEC的78K0系列单片机作了一些开发。主要原因是IAR的编译器确实编译效果不错啊。最大体现就是编译出的代码空间比较小。毕竟人家是专门做编译器的。下面是最近学会的一些扩展功能，写出来共享。如果以后会用其它功能的的话，我会及时更新。1、__disable_interrupt();__enable_interrupt();这两个
liweisdut
GSM教你理解verilog HDL语言的一些概念
一：基本Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire，而寄存器可能综合成WIRE，锁存器和触发器。二：verilog语句结构到门级的映射1、连续性赋值：assign连续性赋值语句逻辑结构上就是将等式右边的驱动左边的结点。因些连续性赋值的目标结点总是综合成由组合逻辑驱动的结点。Assign语句中的延时综合时都将忽视。2、过程性赋值：过程性赋值只出现在always语句中。阻塞
北斗神猴
完成课时学习+
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
