课程介绍
相关标签: h265 IP
H.265 Video Encoder IP Core 是开源的H.265硬件视频编码器,实现了H.265(或叫HEVC)的大部分功能。它由复旦大学专用集成电路与系统国家重点实验室(State Key Lab of ASIC & System,Fudan University)视频图像处理实验室(VIP Lab)范益波教授研究团队开发完成,并开放源代码。任何组织个人可以无偿使用上述代码用于研究和生产目的,VIP Lab将会持续更新并维护H.265硬件视频编码器的开发。
显示全部 ↓
换一批猜你喜欢

推荐帖子

像迷一样的问题
想控制驱动程序,使用 CreateFile 取驱动句柄, 为什么有些驱动程序能够取到,有些取不到?驱动名称和路径是肯定正确的。 比较了代码,也没找出什么区别。 关键在哪里? 请高手帮助一下。 谢谢 。...
yly1985 嵌入式系统
51单片机控制SIM300收发数据
各位高手,我想用51通过串口来控制SIM300收发数据,现在已经把SIM300模块和51实验板通过串口连接起来了,可写完程序后模块没有反应,不知道为什么,需要对模块初始化吗?我把程序贴上来麻烦大家看看有什么问题。另外我想用串口接收字符串并判断接收的是不是我想要的字符串我该怎么做,试过了几个办法都没有成功。 #include #define unchar unsigned char #def...
rissun 嵌入式系统
学习动态—案例成果展示 正弦波、三角波信号发生器设计
人生就是一段不停向前的旅途,学习就是这段旅途中不可缺少的调味剂,对于FPGA工程师来说,做研究就像学习一样,有酸有苦当然也有甜,经过一周的熬夜钻研,明德扬的学员成功设计出了正弦波、三角波信号发生器。波形发生器是信号源的一种,能够给被测电路提供所需要的波形,大家在电路设计和电路调试中会经常用到。 我们的学员在制作过程中也遇到了一定的问题,比如按照思路准备好了所有东西,但是输入指令无法出现波形,...
小柳叶 FPGA/CPLD
【设计工具】Xilinx DCM 使用
Xilinx DCM 使用   目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设 计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从 而使全局时钟到达芯片...
sdjntl FPGA/CPLD

推荐文章

用户评论

战斗的青春岁月
这个IP的代码全部是逻辑搭建的吗,在Xilinx的FPGA上不要调用软核也能运行吗,谢谢。
2020年02月11日 15:37:36回复|()
战斗的青春岁月
开源代码在哪里可以下载
2020年02月11日 11:25:36回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved