[align=left]小弟初学[font=Times New Roman]DSP[/font][font=宋体],请懂的前辈讲讲德仪的[/font][font=Times New Roman]C2000[/font][font=宋体]、[/font][font=Times New Roman]C5000[/font][font=宋体]、[/font][font=Times New Roman]C
请教,为什么DC综合后的时序报告会有这么多的warning,都是以下面这种形式的Warning: In design '。。。', net '。。。' driven by pin '。。。' has no loads. (LINT-2)是不是我的约束不合理,我design的所有输出都设的下面这种形式set_load 0.4 [get_ports D_out]-pin_load是不是不太合理,应该怎