大学堂

上传课程

您的位置：EEWORLD大学堂 / 嵌入式开发 / 嵌入式操作系统 / 操作系统哈尔滨工业大学 / L21-1

本课程为精品课，您可以登录eeworld继续观看：
L21-1
登录

课程目录课程笔记

时长：19分43秒
日期：2020/02/02
收藏视频
上传者：木犯001号
去评论

课程介绍

相关标签： OS

《操作系统》是计算机相关专业的一门重要的专业课，学习本课程旨在使学生全面地理解、掌握操作系统各部分的基本原理和实现技术；能深层次地使用和改造操作系统；具备设计和实现操作系统等大型系统软件的能力。课程注重和实际操作系统(Linux)结合，引导学生参与真实操作系统的相关实践和开发。

推荐视频

猜您喜欢

推荐帖子

Xilinx 仿真遇到的问题: Started : "Creating Tbw file".ERROR：ProjectMgmt - TOE: ITclInterp::ExecuteCmd gave Tcl result 'invalid command name "0"'.Tcl_ErrnoId: unknown errorTcl_ErrnoMsg: No error_cmd: ::xilinx:：Dpm::dpm_chCrea; eeleader FPGA/CPLD

【T叔藏书阁】《模拟集成电路的分析与设计(第四版)》: [p=24, null, left][color=rgb(86, 86, 86)][backcolor=rgb(237, 235, 235)][font=微软雅黑][size=14px][url=https://download.eeworld.com.cn/detail/tyw/301799?src=2114][color=#0066cc]中文版：《模拟集成电路的分析与设计(第四版)》[/col; tyw 下载中心专版

运动估计算法设计及FPGA实现.pdf: 运动估计算法设计及FPGA实现.pdf; zxopenljx FPGA/CPLD

请教：时钟上升沿采样不稳定问题: 用verilog写的很简单的一段代码，大概是：reg[1:0]q；//q是调用IP核fifo产生的数据，默认是reg型输出吧assign data_out={{4{q[0]}},{4{q[1]}}};//data_out是输出数据是上升沿进、上升沿采的，前仿和后仿都没问题，但是下到FPGA里后，有几个采样点数据是错的，而且基本上是相差4,不知道为什么。估计是采样时采到不稳定的点了，可能是data_; xyw FPGA/CPLD

请问网口芯片(971)为何有编解码的功能啊?: 那么数据经过网口芯片发送出去的就不是cpu给的原始数据咯?; mbwr 嵌入式系统

TPS54540DDA芯片带载后，电压下降且不稳定的问题~: 急！急！急！求大神帮忙！原理图见附件，具体情况是这样的：输入24V，预想输出+5V，但是实际输出却只有+3.8V，而且很不稳定，一直在跳变，有时候跳变到+4.8V，但是断开L24，测量C150上的电压，是稳定的+5.17V。也就是说该电路空载的话一点问题都没有，但是一带载，电压就下降到3.8V，而且极不稳定，尝试着换了电感L23的值，2.2uH和3.3uH都尝试了，都没有效果，D17是采用TPS5; WangTao 模拟与混合信号

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

完成课时学习+分/次

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved