大学堂

上传课程

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / Miz702 zynq视频进阶教程（米联客） / 1固化文件之修改ramdisk

本课程为精品课，您可以登录eeworld继续观看：
1固化文件之修改ramdisk
登录

课程目录课程笔记

时长：18分46秒
日期：2020/06/22
收藏视频
上传者：木犯001号
去评论

课程介绍

相关标签： FPGA Xilinx Zynq uboot

米联客Miz702 zynq视频for super man,讲解交叉编译环境，uboot编译，内核配置和编译等

显示全部 ↓

推荐视频

用户评论

暂时无评论

猜您喜欢

推荐帖子

给BeagleBone加装1280*800的LCD模块: BeagleBone集成了LCD控制器，结构图如下：我正好有一块5.6寸的1280*800分辨率的LCD显示模块，就地取材用这个作为BEAGLEBONE的显示器。LCD显示模块型号是LTD056EV7F，体积小巧，,物理分辨率1280X800，图像超级细腻，LED背光。LTD056EV7F是LVDS接口屏，用在BeagleBone上需要TTL-LVDS芯片，我用了sn75lvds84a。; zhdphao DSP 与 ARM 处理器

使用DNW出现无法输入‘空格’的问题: 我用的是s3c2440的板子，要通过usb口烧入wince5.0的内核现在的问题是：单接串口在DNW里有输入，但没有启动信息。再接上usb线，就有了启动信息，但却不能输入‘空格’，使其在进入系统前停下，显示选项。这是为啥啊，因为和pc机通信是串口的事，usb只是用来下载，显示信息是和usb无关的啊。哪里有可能错了，请大家帮忙指出。这个板子，之前是烧好的，我烧了好多次，没出现过这种情形。; anjiu 嵌入式系统

中断优先级问题: 把一个芯片里面的一个中断优先级设为最高，是不是每次有中断匹配的时候是最先匹配这个中断。; 毛屋堂微控制器 MCU

用protues仿真时为何IO口不能被光耦拉低呀·····: 麻烦各位大神帮看看下。单片机P2.3接光耦的4脚，光耦3脚接地，但是光耦导通时IO口却不会被拉低，为何？？？; xiep03 模拟电子

EEWORLD大学堂----现代通信技术北京邮电大学(纪红): 现代通信技术北京邮电大学(纪红)：https://training.eeworld.com.cn/course/5030; JFET RF/无线

咨询PC/104总线驱动电流问题: 请教高手，我使用AMD LX800的PC/104 CPU模块。堆叠2个串口模块，1个CAN模块和1个20路输出的继电器模块。想问：已知CPU模块的104总线上每线路能够产生8mA的驱动电流，我不明白的是，其他模块所需的被驱动电流的大小取决于什么芯片？; 2512a2512 嵌入式系统

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved