• 本课程为精品课,您可以登录eeworld继续观看:
  • lv_conf配置文件详解下篇
  • 登录
课程介绍
相关标签: STM32 littleVGL
LittlevGL是一个免费的开源图形库,提供了创建嵌入式GUI所需的一切,具有易于使用的图形元素、漂亮的视觉效果和低内存占用。
显示全部 ↓
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    IAR5.4+J_link V8调试stm32f103无法到达中断
    图片上有文字描述[code]void Bus_Init(void){//-----------SPI-------------SPI_InitTypeDefSPI_InitStructure;RCC_APB1PeriphClockCmd(RCC_APB1Periph_SPI2,ENABLE);RCC_APB2PeriphClockCmd(RCC_APB2Periph_SPI1,ENABLE);//
    worksnfkpynn99 stm32/stm8
    28027DSP的新书,
    [i=s] 本帖最后由 平湖秋月 于 2014-3-26 00:38 编辑 [/i]1、28027源码解读2、基于固件的DSP开发及虚拟实现这两本书都是采用新版CCS5.2~5.3+controlSuit开发模式写的,以前所有有关DSP的书差不多还停留在CCS3.3版的水平(这和ccs+controlSuit模式差距较大)。基于固件的开发模式不但是ARM Cortex芯片的软件开发方式,也是今后D
    平湖秋月 微控制器 MCU
    TI 11位的ADC,你听说过不?
    HOHO 承认有些标题党,但是还不够标题。就是今天看到了TI一个ADC 11位的、200MSPS,据说这样的可以在国内买到,不受管制的。低功耗 11 位 200 MSPS ADC 系列,包括四通道 (ADS58C48)、双通道 (ADS58C28) 以及缓冲单通道输入 (ADS58B18) 。主要特性与优势•可编程 SNRBoost 技术可实现 60 MHz 带宽下高达 72.3 dB
    soso 模拟与混合信号
    【SynPlify技术问题】请教:综合网表中blackbox名字的问题
    我有一个module a,a中只例化了b和c没有其余的逻辑,b和c通过条件编译二选一。synpliify在综合后的网表中采用a作为blackbox的名字,但是我希望用b或者c作为blackbox的名字。 有没有什么办法可以做到? 谢谢。
    eeleader FPGA/CPLD
    Platform builder 问题
    打开platform builder ,file->new platform这一项是灰色的不能使用,是不是还有什么组件没有安装?
    hkr10221 嵌入式系统
    新手请教AD敷铜问题,谢谢
    在敷完铜以后,多出来一层PolyRegion,我找以前的板子看了,是没有这一层的。请问如何取消一层啊。谢谢
    poxiaochao PCB设计

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved