大学堂

上传课程

您的位置：EEWORLD大学堂 / 嵌入式开发 / 手把手教你学LittleVGL / lv_page页面的API接口和例程演示

本课程为精品课，您可以登录eeworld继续观看：
lv_page页面的API接口和例程演示
登录

课程目录课程笔记

时长：37分41秒
日期：2020/06/23
收藏视频
上传者：桂花蒸
去评论

课程介绍

相关标签： STM32 littleVGL

LittlevGL是一个免费的开源图形库，提供了创建嵌入式GUI所需的一切，具有易于使用的图形元素、漂亮的视觉效果和低内存占用。

推荐视频

猜您喜欢

推荐帖子

变量无故自动清零问题: 型号 PIC16F1782编译环境 MPLAB X IED+XC8unsigned char regside = 0;主程序中置位regside =1，中断中判断其值时，无故变成了0.1、怀疑数组操作，或者指针操作。改变regside变量地址，故障仍然存在。2、怀疑编译器优化问题。Free -- Standard但是修改编译后程序使用空间一点都没变化，不知道是不是我设置错了。 -------以上; sgfwin Microchip MCU

bq76930 读温度值出错: bq76930 读温度值出错大部分时间电流电压温度正常，但久不久会读出温度值很高，高于100度，实际只有30度，出现的时间，有时开机几分钟，有时二三十分钟出现这个情况，其他电流与电流不会出现这情况，是有CRC值检验的，如果总线数据出错，CRC不可能通过的，请问你们有遇到过吗!; lin196@21cn.com 模拟与混合信号

EEWORLD大学堂----直播回放: 超低功耗RSL10蓝牙SoC开发板详解: 直播回放: 超低功耗RSL10蓝牙SoC开发板详解：https://training.eeworld.com.cn/course/6056; hi5 综合技术交流

刚学VHDL，有问题向大家请教！麻烦各位帮忙看看。: 请问各位，为什么我的key0_state产生下降沿的时候，dout1，dout2，dout3都可以赋值为0，可是为什么别的key_state产生下降沿，dout1，dout2，dout3却不能赋值为1,2,3,4.。。。。？请问是什么原因呢？process(clk_100,key0_state,key1_state,key2_state,key3_state, key4_state,key5_st; jinghong21 FPGA/CPLD

【求助】关于430程序的问题???谢谢: #includemsp430x14x.hvoid main(void){WDTCTL=WDTPW+WDTHOLD;TACTL=TASSEL0+TACLT+MC0;CCTL0=CCIE;CCR0=16384;P3DIR|=BIT7;_EINT();while(1);//请问一下,这个语句有什么用啊!无限循环是执行那些语句?}interrupt[TIMERA0_VECTOR]void Timer_A(; 烟头小徐微控制器 MCU

求助！！！: 各位大侠，请问谁有ADG408模拟开关的完成八选一功能的应用电路图呢？能不能分享一下，菜鸟一个，实在是搞不明白它是怎么实现选路功能的，多谢！！！; 小桥流水0201 PCB设计

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

完成课时学习+分/次

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved