• 本课程为精品课,您可以登录eeworld继续观看:
  • Belady现象和局部置换算法比较
  • 登录
课程介绍
相关标签: 操作系统 OS
操作系统是计算机系统中负责管理各种软硬件资源的核心系统软件,为应用软件运行提供良好的环境。掌握操作系统的基本原理及其核心技术是研究型大学计算机专业本科毕业生的基本要求。 本课程是计算机专业核心课,以主流操作系统为实例,以教学操作系统ucore为实验环境,讲授操作系统的概念、基本原理和实现技术,为学生从事操作系统软件研究和开发,以及充分利用操作系统功能进行应用软件研究和开发打下扎实的基础。 课程维基页面: http://os.cs.tsinghua.edu.cn/oscourse/OS2018spring 课程问答和交流区:https://piazza.com/tsinghua.edu.cn/spring2015/30240243x/home
推荐视频

猜您喜欢

推荐帖子

quartus编译及USB—BLASTER驱动安装问题求助
问题1:使用11。1版,安装完后,破解成功,但编译时出现下面错误。问题2:安装驱动时出现下面错误,是下载drivers的驱动。麻烦懂的解答一下。谢谢
boming FPGA/CPLD
来看看ST M4的低价评估板!!
STM32F4DISCOVERY——STM32 F4体验套件,用于快捷的产品评估和样机制作。 价格还是很给力的,$14.90在发布会上抓拍的图,有感兴趣的朋友请关注ST官网
soso stm32/stm8
stm32复位后端口是高阻态吗?
用了STM32F103C6T6,通过一个端口加上缓冲芯片74LV07,低电平驱动光藕。发现有时上电过程中光藕带的负载导通一下。请问GPIO复位后看手册是FLOAT输入,是高阻态的吗?如果是高阻态光藕不应该瞬间导通的。
safeandc stm32/stm8
关于1个VHDL 编译错误
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE ieee.std_logic_arith.all;USE ieee.std_logic_unsigned.all;USE ieee.numeric_std.ALL;LIBRARY lpm;USE lpm.lpm_components.all;ENTITY test ISGENERIC (MIO_TOTAL :
a20061475 FPGA/CPLD
MSP430 定时器输出PWM波形实例
[size=4]定时器的PWM输出有有8种模式:[/size][size=4][/size][size=4]输出模式0输出模式:输出信号OUTx由每个捕获/比较模块的控制寄存器CCTLx中的OUTx位定义,并在写入该寄存器后立即更新。最终位OUTx直通。 [/size][size=4]输出模式1 置位模式:输出信号在TAR等于CCRx时置位,并保持置位到定时器复位或选择另一种输出模式为止。 [/s
fish001 微控制器 MCU
这里有玩Quartus II的伐? 用VHDL编过计数器的帮忙
先声明 偶才接触这东西10来天的样子 不怎么熟练 外加这边的人看上去似乎都是专业的= =最好能给点指导 或者能给个计数器的实例看下 我一般情况下就能搞懂了以下这段实验用的东西为啥通不过编译呢?LIBRARY ieee;USE ieee.std_logic_1164.all;--Entity DeclarationENTITY test IS-- {{ALTERA_IO_BEGIN}} DO NOT
darkgrass 嵌入式系统

可能感兴趣器件

完成课时学习+分/次

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved