• 本课程为精品课,您可以登录eeworld继续观看:
  • 临界区和禁用硬件中断同步方法
  • 登录
课程介绍
相关标签: 操作系统 OS
操作系统是计算机系统中负责管理各种软硬件资源的核心系统软件,为应用软件运行提供良好的环境。掌握操作系统的基本原理及其核心技术是研究型大学计算机专业本科毕业生的基本要求。 本课程是计算机专业核心课,以主流操作系统为实例,以教学操作系统ucore为实验环境,讲授操作系统的概念、基本原理和实现技术,为学生从事操作系统软件研究和开发,以及充分利用操作系统功能进行应用软件研究和开发打下扎实的基础。 课程维基页面: http://os.cs.tsinghua.edu.cn/oscourse/OS2018spring 课程问答和交流区:https://piazza.com/tsinghua.edu.cn/spring2015/30240243x/home
推荐视频

    猜您喜欢

    推荐帖子

    EDA实验教材
    wzt FPGA/CPLD
    msp432记录2-uart 与display的使用
    sdk讲的非常清楚了,要注意的是display可以选用不同的类型进行输出,暂时先使用串口吧,还可以用lcd,Host,debug等输出类型,这个以后再慢慢探讨UART API接口定义表#include ti/drivers/UART.h#include ti/drivers/uart/UARTMSP432.hUARTMSP432_Object uartMSP432Objects[MSP_EXP43
    fish001 微控制器 MCU
    【EEWORLD第七届社区明星人物】9月明星人物姗姗来迟(11月3号刚刚出炉,还热乎的)
    首先,在这里向大家抱歉一下,9月明星人物的评选结果迟迟未向大家公布。主要是为了能让明星网友拿到最好的礼物,我们愿意做更多的事情,只希望大家能在EEWORLD感受到这是一个大家庭。(是不是太煽情了)(*^__^*) 嘻嘻…… 好吧 废话不多说,赶快发布获奖名单喽![color=blue]请获奖的网友与管理员小娜(站内信,回帖或者QQ859486713)联系,领取奖品![/color](本期评奖:EE
    EEWORLD社区 为我们提建议&公告
    基于FPGA实时视频采集传输系统的时钟约束问题
    我做的是基于FPGA的视频采集传输系统,板子是DE2-115,摄像头500W像素,用VerilogHDL 编程在Quratus II中下到板子上,通过VGA接口连接本地模拟显示器以显示实时视频.现在知道时钟出了问题,显示不正确。有哪位知道关于Timing的部分具体该注意些什么
    学堂猫猴子 FPGA/CPLD
    【AB32VG1开发板测评】RTC电子时钟
    [i=s] 本帖最后由 jinglixixi 于 2021-9-15 00:15 编辑 [/i]AB32VG1内部配有RTC计时器,使用它来计时可免除计时中的进制转换问题,将RTC与OLED屏相结合可轻松地实现电子时钟的功能。以RTC实现电子时钟功能的步骤如下:1. 创建一个基于AB32VG1开发板的RT-Thread新项目;2. 在左侧资源管理器中点击RT-Thread Setting,然后选取
    jinglixixi 国产芯片交流
    常见的数字电路Verilog 语言表达
    电平敏感的1 位数据锁存器module latch_1(q,d,clk);output q;input d,clk;assign q = clk ? d : q; //时钟信号为高电平时,将输入端数据锁存endmodule带置位和复位端的1 位数据锁存器module latch_2(q,d,clk,set,reset);output q;input d,clk,set,reset;assign q
    eeleader FPGA/CPLD

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved