• 本课程为精品课,您可以登录eeworld继续观看:
  • DynamicBehaviorII
  • 登录
课程介绍
相关标签: 半导体 集成电路
集成电路(IC)早已是无处不在,而其中绝大部分是数字IC。这门课让你学习数字IC的晶体管级基本单元、模块和简单系统的分析方法,具备初步的数字IC设计能力。

本课程主要从晶体管级和电路级讲授数字集成电路的分析与设计。以CMOS集成电路为主,从回顾基本的集成电路器件开始,讲述CMOS反相器、组合逻辑电路、时序逻辑电路分析设计、算术运算逻辑功能部件、互连线模型和互连线寄生效应,并介绍常用数字集成电路设计方法和流程,重点针对数字集成电路基本单元的各种电路类型,从电路结构原理及其面积、速度、功耗等方面进行分析和设计优化。
推荐视频

    猜您喜欢

    推荐帖子

    Altera嵌入式计划
    今天在EEWORLD首页看到“Altera嵌入式计划”这篇文章,仔细的看了一遍,感觉新技术不断发展带给我们的机会也是很多。原文内容如下:一年前Altera宣布获得了MIPS架构授权,随后其竞争对手Xilinx宣布与ARM合作。就在业界默认两家公司将分别成为MIPS及ARM在FPGA领域的“代表”后,Altera于近日公布了其最新的嵌入式计划,打破了业界的猜测:Altera的嵌入式合作伙伴中包括了A
    yzl624358 FPGA/CPLD
    哪里有STM32F105的USBHostdemo
    请问哪里有STM32F105的 USB Host demo?
    wfx198410 stm32/stm8
    FPGA开发全攻略 下
    这是下册 技巧篇
    chapman FPGA/CPLD
    Once on July 19 at rich Chuan the opening ceremony
    Olympic Games quarter recruits to sit up a clan home pack one to become fashion!(Diagram) The quarter of Olympic Games sits up a person who see the game to want to necessarily be not in the minority,
    herve713 Linux开发
    C64x+ 存储器组织结构
    TI对高性能C64x核进行了改进,使其性能大大提升,称之为C64x+DSP核。基于C64x+核开发的DSP芯片,所有部件都以交换网络(SCR)为核心连接起来。SCR上的部件分为两类:Master和Slave。Master包括Core、EDMA以及串行高速IO(sRIO),EMAC等外设。Master可以直接通过SCR发起到Slave的数据传输。Slave包括每一个Core的内存,DDR2外存以及其
    Aguilera DSP 与 ARM 处理器
    以调试可加载vxWorks的方式调试Boot程序是否可行?
    问题描述:大家好。我有一块MPC85X的开发板,有现成的Boot程序。但是我觉得不够好,所以希望修改原有的Boot程序源码,重新生成可烧录的Boot。但在最后定型前,要经过多次调试。小弟想采用与调试可加载vxWorks内核映像一样的方式,通过网口将bootrom.bin下载到板子上调试。不知道这样是否可行?如果可行,需要注意些什么东西?编译bootrom.bin的时候是否要重新定位地址?比方说,将
    heanjun211 实时操作系统RTOS

    推荐内容

    热门视频更多

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved