时长：4分0秒
日期：2015/08/26
收藏视频 上传者：chenyy
去评论
推荐帖子
基于PNX1500的嵌入多媒体平台
随着片上系统设计技术的发展，嵌入式技术在IT界扮演着越来越多的重要的角色。多媒体应用是嵌入式系统的一个重要方面，本文介绍了一种基于飞利浦PNX1500DSP的多媒体嵌入式系统的硬件设计以及底层驱动程序。[b]1 平台整体结构图[/b] 基于飞利浦的嵌入式多媒体硬件平台以飞利浦PNX1500为核心，完成视音频编码解码工作。由EEPROM存储系统最基本的启动配置程序，如配置内存和DSP工作频率，配
呱呱
台达VFD-P 11KW的"CFF"故障,还是没搞定!
请教台达VFD-P系列11KW的"CFF"故障 一台达VFD-P系列11KW变频器,驱动一惯量较大的负载(外接有BRAKE单元),以前正常,现在出现"CFF"故障. "CFF"的意义是：“变频器有异常输出现象.输出接地(接地电流大于额定电流的50%以上时),功率模组可能已经损坏.此保护是针对变频器而非人体.” 说明书中建议的的处理方法：1.更换IGBT模组；2.检查输出绝缘。
eeleader
【allegro】如何把一整张图1分为2的变成两个信号！
[转]作者：心影[p=26, null, left][color=rgb(0, 0, 0)]我们平常一般会进行整板铺地铜，电源铜的动作，但是如果原理突然改变了，需要把电源层一个电源变成两个电源，通常的做法是把铜修改小了，重新铺一块，但是还有一种方法，大家可以尝试下。[/color][/p][p=26, null, left][color=rgb(0, 0, 0)]1.在动态铜的状态下，随意的用拉线
ohahaha
为什么STR710的PLL1有输入限制？如果超过了有什么影响吗？
我的有源晶振是16MHz的，2分频后，输入PLL1，然后倍频16倍，再2分频，输出64MHz给MCLK，相关实验都做过了，没有什么问题，包括高低温的实验。今天再看710的ElectricalCharacteristics，才发现PLL1的输入为8MHz时，不能倍频16倍，只能在20和12二者之间选择，请问我就是需要64MHz，那么8MHz超过PLL的输入限制，问题大吗？
koko1314
关于Quartus中仿真的问题
是这样的，写了verilog的一个小程序，编译成功了，然后创建bdf文件以后，再编译，就出错。报错是：Error: Can't compile duplicate declarations of entity "sig" into library "work"Error: Instance could be entity "sig" in file tiaozhiqian.vError: Inst
zany.peng
使用AM5728 EVM制作并下载6678的程序
本步骤可以把8个.out文件通过工具合成一个用于网络发送的文件，并发送到6678EVM上运行。1、AM5728EVM控制台执行EMACboot_8core.sh脚本，这个脚本可以把8个.out文件合成一个用于网络发送的multi_core.eth文件。脚本如下：hex6x core0.rmdhex6x core1.rmdhex6x core2.rmdhex6x core3.rmdhex6x cor
Jacktang
完成课时学习+
嵌入式系统
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
