- 本课程为精品课,您可以登录eeworld继续观看:
- 单位延迟模块
- 登录
- 时长:4分41秒
- 日期:2022/05/29
- 收藏视频
- 上传者:抛砖引玉
- 去评论
推荐帖子
-
ADN8834不工作或有电流过冲
- 1.ADN8834上电概率性VREF震荡导致芯片不工作振荡现象; 测试条件:VLIM=0V~0.5V,T=25C,VCC RC:30ohm,22nf; VERF正常时ICC=10mA,异常芯片,VREF震荡时ICC减小在5mA。现象偶然复现;这种是否为振铃导致的?2.ADN8834 ITEC管脚引入噪声,导致芯片输出有电流过冲灌入噪声:900mVpp,offset 500mV,10KHz(时序按照
-
这个苹果不太挑
模拟电子
-
wince 电源管理
- [b][color=#09933][url=http://www.cnblogs.com/we-hjb/archive/2010/01/27/1657973.html]WinCE电源管理[/url][/color][/b][color=#000][font=Verdana, Geneva, Arial, Helvetica, sans-serif][align=left]对于移动设备来说,电源管理
-
Wince.Android
嵌入式系统
-
华为经典UNIX 教程
- 目录第1章 UNIX操作系统概述 61.1 UNIX操作系统简介 61.2 UNIX系统组成 61.3 与UNIX有关的几个名词 7第2章 UNIX常用操作 92.1 启动终端 92.2 登录 92.3 UNIX命令 92.4 注销(退出UNIX系统) 13第3章 UNIX文件系统 143.1 UNIX文件系统分类 143.2 UNIX文件类型 143.3 UNIX树型目录结构 153.4 UNI
-
bootloader
嵌入式系统
-
RAM的配置问题
- 我最近调试FPGA向RAM里写数据,RAM的数据总线是72位的,地址总线为20位。由于需要给6片RAM写入相同的数据,于是进行这样的设计,外部控制平台向FPGA内部写入72为数据,数据通过6个三态门给外部RAM,通过signaltap验证时,控制平台向FPGA写入的数据正确,三态门控制信号也正确,但是数据经过三态门后,6片RAM的数据不相同,而且都不是控制平台写入的FPGA内部数据。不知道什么原因
-
shuxueaw
FPGA/CPLD
完成课时学习+分/次