datasheet

大学堂

您的位置：EEWORLD大学堂 / 创客秀 / 科普 / 区块链技术与应用 / ETH 反思

  • 本课程为精品课，您可以登录eeworld继续观看：
  • ETH 反思
  • 登录
课程目录课程笔记
课程介绍
相关标签： 区块链
北京大学公开课《区块链技术与应用》由肖臻老师讲授,主要讲解区块链的基本概念和实现原理，面向广大对区块链技术和应用感兴趣的同学。通过这门课的学习，能够掌握比特币、以太坊等区块链技术的设计思路并有效解决实际问题。了解更多北京大学区块链课程的信息， 获取课程相关资料请访问肖臻老师的homepage：http://zhenxiao.com/,肖臻老师的微信：Excellent_Health。

推荐视频

    猜您喜欢

    推荐帖子

    Altera参考设计-CORDIC Reference Design
    IntroductionThe co-ordinate rotation digital computer (CORDIC) reference design implements the CORDIC algorithm, which converts cartesian to polar coordinates and vice versa and also allows vectors to
    xiaoxin1 FPGA/CPLD
    【小梅哥SOPC学习笔记】Altera SOPC嵌入式系统设计教程
    [i=s] 本帖最后由 芯航线跑堂 于 2017-4-12 11:01 编辑 [/i][align=center][color=#000][size=15px][size=5][b]Altera SOPC嵌入式系统设计教程[/b][b]第1章 概述[/b][/size][/size][/color][align=left][color=rgb(0, 0, 0)][size=15px]SOPC(Sy
    芯航线跑堂 FPGA/CPLD
    EEWORLD大学堂----MSP430指令系统
    MSP430指令系统：https://training.eeworld.com.cn/course/349
    dongcuipin 单片机
    基于FPGA的HDB3编解码器设计
    1 编码器设计由于VHDL不能处理负电平，只能面向“1”、“0”两种状态，所以要对它的输出进行编码，如表1所示。编码的实现是根据HDB3编码原理把二进制码编码成两路单极性的码字输出，之后经过单双变换模块形成HDB3码。在编码过程中，要经过连0检测、破坏节判断、破坏节间“1”的个数判断、调整“1”的符号输出等步骤，编码部分可分为4个模块，编码流程如图1所示[3]。图1编码流程图在进行HDB3编码器的
    led123 FPGA/CPLD
    CD4046锁定电网50hz的锁相环电路
    小弟用CD4046和CD4040（256分频）组成，对电网频率50Hz的锁相，一直调不通，不知道下面几个频率：f0：中心频率 =50Hz*256=12.8kHz？？2fc：捕获频率 =？？2fL：频率锁定范围 =？？--------------这三个频率都是指什么？还有对应的电阻和电容应该怎么计算呢？我看手册上，根据中心频率f0---C1和R1后面的滤波电阻和电容应该怎么算呢？高人来指点下，多谢了
    yilaozhuang 模拟电子
    请教如何获得鼠标位置参数
    大家好，请教一下用哪个函数可以获得鼠标的坐标位置值呢？最好可以给个简明的实例，望大家不吝赐教
    haxinglong 嵌入式系统

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved