datasheet

大学堂

您的位置：EEWORLD大学堂 / 电路基础 / 数模混合信号电路设计（鲁汶大学） / 数模混合信号电路设计

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 数模混合信号电路设计
  • 登录
课程目录课程笔记
课程介绍
相关标签： 电路 数模
数模混合信号电路设计（鲁汶大学）
推荐视频

    猜您喜欢

    推荐帖子

    FPGA设计的八个重要知识点，你都会吗
    1. 面积与速度的平衡与互换这里的面积指一个设计消耗FPGA/CPLD的逻辑资源的数量，对于FPGA可以用消耗的FF（触发器）和LUT（查找表）来衡量，更一般的衡量方式可以用设计所占的等价逻辑门数。面积和速度这两个指标贯穿FPGA/CPLD设计的时钟，是设计质量的评价的终极标准面积和速度是一对对立统一的矛盾体。要求一个同时具备设计面积最小、运行频率最高是不现实的。更科学的设计目标应该是在满足设计时
    xyd18025265652 FPGA/CPLD
    （精美大图）参与TI 8月初研讨会，获赠C2000开发板
    参与TI 8月初研讨会，获赠C2000开发板，活动详情：https://bbs.eeworld.com.cn/thread-111179-1-1.html板子先到了朋友那里，现在正在来EEWORLD的路上。朋友帮忙弄了两张图，先睹为快 HOHO:)大家加油啊附 Piccolo MCU Experimenter's Kit 板子指标：DescriptionThe C2000 Experime
    EEWORLD社区 单片机
    找工作！
    六年WinCE开发经验,都是基于arm架构的。两年winCE下的网络开发,socket 编程，两年WinCE手机开发，ril部分，两年WinCE手机BSP开发！值多少钱？本人在北京联系方式：wincebsp@sina.com
    zyc002002 嵌入式系统
    【xilinx技术问答】后端布局布线的频率
    问：在后端布局布线之前怎么确定系统的最高工作频率？是一点点往上升还是有什么计算公式？在综合之后啦？综合后的STD基本上没什么延迟信息？答：看时序报告，里面有FMAX,推算的方法根据关键路径来计算的，也就是逻辑延时中最长的那条路径，这条路径能满足建立时间和保持时间就是电路中的时序部分能达到的最小周期。
    eeleader FPGA/CPLD
    射频识别技术原理分析
    [i]射频识别(RFID)技术相对于传统的磁卡及IC卡技术具有非接触、阅读速度快、无磨损等特点，在最近几年里得到快速发展。为加强中国工程师对该技术的理解，本文详细介绍了RFID技术的工作原理、分类、标准以及相关应用。[/i] RFID技术利用无线射频方式在阅读器和射频卡之间进行非接触双向数据传输，以达到目标识别和数据交换的目的。与传统的条型码、磁卡及IC卡相比，射频卡具有非接触、阅读速度快、无磨损
    songbo 无线连接
    MSP430F5529用DMA接收串口数据，并作出回应
    #include msp430.h#define CPU((double)4000000)#define delay_ms(x) __delay_cycles((long)(CPU*(double)x/1000.0))#define delay_us(x) __delay_cycles((long)(CPU*(double)x/1000000.0))#define TX_Num 10//发送数组大
    天人合 微控制器 MCU

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved