本课程为精品课，您可以登录eeworld继续观看： 数模混合信号电路设计 登录
时长：18分31秒
日期：2023/06/17
收藏视频 上传者：桂花蒸
去评论
推荐帖子
SOT23-6.DFN10 这两个封装有现成的么?
官方库里面貌似是没有那个DFN10封装貌似比较奇怪.看资料说是一面的.我记得实际器件好像是两面都有焊接.器件是CN3066一个锂电池充电保护的芯片.麻烦各位高手给看看啦:titter:
astwyg
protel99SE中的5V电源插孔封装怎么画？
正在画一PCB图但是找了很久都没有那种电源插孔的封装而且自己画的时候不知道怎么画了 它的孔（hole）是椭圆的！！由于是第一次 做PCB制版 所以 十分辛苦麻烦哪位 大虾解答一下 不胜感激涕零Y_Y!
fengruozhuo
这样的毛刺会影响IIC时序吗？
[i=s] 本帖最后由 jishuaihu 于 2015-5-19 10:50 编辑 [/i]用430G2332模拟IIC时序，下面是波形，总是在收到ACK信号后有个毛刺，如果是在SCL的低电平时候应该是没有问题。但是刚才在SCL的下降沿，感觉不会有问题，但总感觉不舒服。正常想办法解决，大家也说一下黄色的是SCL，绿色的是SDA，SCL看不太清，下载下来应该可以
jishuaihu
欢迎okhxyyo成为我们的新同事！
[size=3]静一静，静一静！在这里正式宣布下，大家心中的女神 [url=https://bbs.eeworld.com.cn/forum-68-1.html]PCB设计[/url]板块版主 [url=home.php?mod=space&uid=536508]@okhxyyo[/url] 正式加入EEWORLD大家庭，成为我们的新同事{:1_102:}[url=home.php?mod=spa
eric_wang
由FPGA 做的电子钟，可是输出全为0（六位），希望大家帮忙看一下
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY clock ISPORT(CLK : IN STD_LOGIC;REST: IN STD_LOGIC;//复位键MIN : IN STD_LOGIC;//分位加一键HOUR: IN
mcd511786450
完成课时学习+
PCB设计
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
