• 本课程为精品课,您可以登录eeworld继续观看:
  • LED灯元件模型的创建
  • 登录
课程介绍
相关标签: PCB layout
本套教程采用全新版本的 Cadence Allegro 22.1来分阶段讲解,从创建原理图库、原理图、PCB库到PCB设计的布局布线,全流程给大家直播讲解和交流。每个器件是怎么画的?怎么摆放的?每一根线怎么拉线?哪些是电源线?哪些是信号线?这些都会一个一个的详细讲解,新手一般看一遍就能够自己动手了。从无到有整个环节都说得清清楚楚,这样作为新手才能够真正学到东西。

课程大纲目录 :

第一部分: ST_LINK项目介绍及前期准备

内容简介:本部分内容主要是总体介绍此次项目的设计,并完成前期软件的安装及配置,软件重要初始化与快捷键的设置,大体介绍项目的组成及本次课程的学习方法,理清楚头绪,让学员具有总体的学习思维,框架的学习思维,不盲目的去学,提高效率。

第01课 ST_LINK项目介绍

第02课 电子设计学习思路与流程

第03课 Cadence Allegro 22.1软件安装

第04课 Allegro 22版本常规设置以及快捷键安装

第05课 原理图工程文件的介绍与创建

第二部分: ST_LINK项目原理图库(元件库)的创建

内容简介:本部分内容主要给大家介绍原理图库创建阶段。从原理图库的基本组成着手,然后通过几个案例的实际创建操作展示,让大家理论联系实际,能够按部就班的把不同类型的原理图库都能够创建出来。

第06课 原理图库元件模型的组成介绍

第07课 软件自带原理图库介绍与编辑

第08课 IC类元件库创建

第09课 跳线类的元件模型创建

第10课 排针类元件模型的创建

第11课 LED灯元件模型的创建

第12课 原理图库的管理与调用

第三部分: ST_LINK项目项目原理图的绘制

内容简介:上节课我们学会了如何利用Allegro工具来创建元件库。那么库创建好之后,我们如何利用这些元件库,绘制出需要的原理图呢?具体是怎么操作的呢?需要注意一些什么事项呢?怎么能够有条有理的来进行这样的设计呢?本部分内容会详细的给大家进行实战演示。

第13课 原理图页的大小及常规设置

第14课 原理图库的调用以及放置

第15课 器件的复制及放置

第16课 元器件电气互联及网络标号的添加

第17课 原理图的可读性的优化处理

第18课 原理图的统一编号设置

第19课 PCB封装名称的统一添加与管理

第20课 原理图的编译设置及检查

第21课 原理图的BOM的输出

第22课 原理图的PDF的打印输出

第四部分:PCB封装库的创建规范与方法

内容简介:PCB封装是我们电子设计图纸和实物之间的映射体,具有精准数据的要求。在实际设计中该如何在对应的规格书当中获取创建封装的数据参数,如何认识PCB封装,并利用Allegro一些便捷的功能快速地创建出我们想要的封装,是我们作为电子工程师必须要掌握的基本技能,本部分内容还是理论联系实际,通过实操案例来给大家讲解。

第23课 PCB封装元素的组成与介绍

第24课 实例-贴片双色LED封装的创建

第25课 实例-LQFP48芯片的PCB封装创建

第26课 实例-USB接口PCB封装创建

第27课 常用其他PCB封装的直接调用

第28课 3D模型的导入与设置

第五部分:PCB布局分析及详细布局实操

内容简介:在PCB设计当中,布局是一个PCB板的好坏关键,很多新手都是卡在这一环节,布局的元器件一多,就不知道如何下手。其实在我们动手之前思路是很重要的。本部分内容,我们站在一线工程师的角度,一步一步的带理清思路,阐述一些PCB布局的基本原则,然后利用Allegro各种强大的布局技巧,快速的完成PCB的功能布局。

第29课 原理图网表同步与PCB器件放置

第30课 Allegro软件常规层面介绍与颜色配置

第31课 PCB板框的评估定义及结构器件定位

第32课 PCB快捷键的设置及推荐

第33课 交互式模块化布局规划与思路分析

第34课 PCB布局实战演示及优化

第六部分:PCB布线思路分析及详细布线实操

内容介绍:通过对很多学员的观察,布线是PCB设计当中耗时最久的环节,也是学员最困惑的环节。比如走线的时候一根根的去连接,连接好之后又没有足够空间走下一根,然后要进行调整,如此反复。那有没有一种快捷的方式能够提高我们布线效率呢?我们专业的PCB工程师又是如何从那么多飞线当中有条不紊的联通所有的走线呢?这么神奇的事情我们将在本部分内容中进行介绍。

第35课 网络Class的介绍及设置

第36课 PCB叠层设计与阻抗计算

第37课 设计规则-线宽规则设置

第38课 设计规则-间距规则设置

第39课 设计规则-区域规则设置

第40课 PCB布线宏观分析与通道评估

第41课 PCB过孔添加与信号手工布线处理

第42课 PCB电源与地布线及整体优化的处理


第七部分:PCB设计拼版及生产资料整理

内容介绍:对于一个PCB设计,布局布线完成之后,整个项目基本上就算完成90%了。那么剩下的10%是什么呢?我们一般设计完成是需要发出给板厂生产的。一个好的设计是否考虑了生产制造环节的成本,是否考虑了设计的可制造性呢?这些又是从哪些方面去考虑呢?我们一起来做一个规范的工程师吧!

第43课 丝印设计规范及调整

第44课 DRC的设置及检查

第45课 什么是PCB拼板?为什么要拼板?

第46课 PCB拼板认识-V-cut与邮票孔

第47课 光学定位点及工艺边的介绍

第48课 PCB的拼板实例演示

第49课 PCB板尺寸和层名称的标注

第50课 制造装配图的PDF输出

第51课 Gerber文件的输出

第52课 文件整理及PCB打样制板说明的制作

第53课 课程总结及学习规划
显示全部 ↓
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    evc中Areas not supported include Data Access Objects (DAO)问题
    evc中AreasnotsupportedincludeDataAccessObjects(DAO)问题,要使程序编译成功要怎么解决这个问题,请高手指导!!
    highsea 嵌入式系统
    机顶盒 高清 芯片
    请问目前主流市场上的支持机顶盒高清的芯片有哪些?thanks
    lipuman 嵌入式系统
    TMS320C6678开发例程使用手册学习之五
    3.4.2硬件测试(禁用缓存及使用缓存)修改main.c文件中的代码可选择硬件测试模式,如下图所示:重新编译之后,使用仿真器连接开发板,进入仿真状态,加载编译好的.out文件,执行得到如下结果:[C66xx_0]Test signal-Include 2V DC Component-Include 3V AC Component,Frequency:50Hz Phase:-30 Degree-In
    火辣西米秀 微控制器 MCU
    晒WEBENCH设计的过程+12V电源电路设计生成
    以往的设计基本上都是基于降压器件完成的。这次我尝试下5V升压到12V的方案。看看效果如何。要求:输入5V-9V,输出电流<=0.5A根据要求输入相关参数,开始设计。生成的方案如下,这里就选第一个LMR62014X,采用SOT-23封装的SIMPLE SWITCHER 20V 输出电压 1.4A 降压稳压器,成本不到1美元。看看效果如何。该方案的总体预览如下所示。其中,覆盖面积为121mm2, BO
    lonerzf 模拟与混合信号
    【诚聘】FPGA开发人员(苏州工业园区)
    岗位描述:1.根据客户需求完成FPGA的编程、调试以及后续维护工作2.从事嵌入式原理图的绘制职位要求:1. 精通VHDL,Verilog语言开发2. 对有以太网开发,TFT开发相关经验者优先考虑3. 有两年以上从事FPGA设计经验或应届毕业电气类研究生4. 有较高的职业素养,工作严谨、思路清晰、勇于钻研;5. 责任心强,具有良好的沟通能力和团队合作精神.有意者请把简历发至 [email]hr@gf
    gufudao FPGA/CPLD
    SSD保持数据完整性:Read Retry
    [url=http://mp.weixin.qq.com/s?timestamp=1469848707&src=3&ver=1&signature=w4IMKw2PsdP3vwPfUljqkKLtyb1VaUAma8BLktVCvU3ZUcHwTfPFaTW9Go2GfIVOPxtLXl56lZD7I95VhS75CyRXpRYWz0iV*4Mp7fvk4mgZ0WN6N379RPRGdVdOFZ
    白丁 FPGA/CPLD

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved