课程介绍
相关标签: PCB Mentor

    本套教程采用全新版本的Mentor Expedition VX2.3来分阶段讲解,从创建原理图库、原理图、PCB库到PCB设计的布局布线,全流程给大家讲解和交流。每个器件是怎么画的?怎么摆放的?每一根线怎么拉线?哪些是电源线?哪些是信号线?这些都会一个一个的详细讲解,新手一般看一遍就能够自己动手了。从无到有整个环节都说得清清楚楚,这样作为新手才能够真正学到东西。

【课程第一期】:课程介绍及中心库的创建

【课程内容】:此次直播主要给大家介绍电子设计的常规流程及步骤,并总体介绍此次实战项目的情况,梳理设计思路。同时引入到该实战项目的元件库创建阶段,学习各种类型的元件创建方法及创建技巧。

1)课程简介

2)原理图封装库制作

3)PCB封装库制作

4)原理图绘制及检查(1)

5)Q A技术问答

 

【课程第二期】:PCB设计预处理部分

【课程内容】:上次直播讲解了如何利Mentor软件来创建元件。那库元件创建之后,如何利用这些元件来绘制出需要的原理图?具体到怎么操作,需要注意些什么地方?

这次直播一起来学习下。

1)原理图绘制及检查(2)

2)原理图导网表到PCB

3)PCB设计默认设置及颜色方案

4)结构导入及其处理

5)QA技术问答



【课程第三期】:模块化布局设计

【课程内容】:在PCB设计当中,布局是很重要的一步,布局的好坏关系到后面的布线工作。在动手之前布局思路很重要。先理清思路,确定好哪些器件属于哪些功能模块,按照功能模块化布局,然后再进行细节的处理。这样才能够有条不紊的完成布局设计,那这种就去我们一起来学习下。

1) 按模块抓取器件

2) 按结构要求摆放结构器件

3) 整板布局规划

4) 按模块化进行器件布局

5) QA技术问答



【课程第四期】:整板布局优化及布线设计预处理 

【课程内容】:模块化布局完毕后,可以开始整板器件布局设计。布局后开始布线工作之前,要开始准备布线设计的一些预处理工作。设置好叠层及PCB设计的规则属性,以保证信号布线的要求。布线工作是PCB设计当中比较耗时间的一个环节,怎样去规划布线的空间,理清布线的思路,先连什么线后连什么线,这些都是需要掌握的内容。那本次直播针对这些内容一起来学习下。

1) 整板布局优化

2) 叠层处理及设计规则添加

3) 整板布线规划

4) 按模块进行布线

5) QA技术问答



【课程第五期】:整板线路连通及布线优化

【课程内容】:模块化布线完毕后,可以开始整板线路连通性处理,处理的时候根据布线规划情况,对线路进行连通。连通后,为保证设计的产品更美观、信号干扰更少,需要对布线内容进行修线处理,对线路进行优化设计。

1)整板布线连通处理

2)电源处理

3)整板布线优化处理

4)DRC检测及消除

5)QA技术问答



【课程第六期】:PCB设计后期处理 

【课程内容】:对于一个PCB设计,布局布线完成之后,整个项目的90%就算完成了,剩下10% 还有哪些工作呢?设计完成之后一般是发出给板厂进行生产,那考虑到保密性的问题不建议直接发送PCB源文件给板厂生产,那怎么来输出相关生产文件,是我们需要掌握的知识点。

1) 丝印调整

2) 光绘Gerber文件添加

3) 光绘Gerber文件输出、检查

4) 文件归档及保存

5) QA技术问答

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    请教WinCe6 ActiveSync机制
    请教版上大侠WinCE端ActiveSync是如何运行的。比如USB插入后CE如何触发ActiveSync?目前遇到的情况是:插入USB线立刻会建立ActiveSync,但USB拔掉之后WinCE端的ActiveSync没有断开,休眠唤醒后立刻显示连接主机,这个是什么问题呢?如何解决?
    acpower_cct 嵌入式系统
    怎么用J_Link进行仿真调试
    怎么用J_Link进行仿真调试,新手求助
    qiuzhi339 stm32/stm8
    如何在bc集成环境里编译uc/os
    本来按照邵教授和书上说的,uc/os在pc机上编译调试应该是非常简单的。只要把uc/os解压到根目录,保持原来的目录结构不变,再装上bc45,就可以了。但是实际问题是网上基本上能找到的都是bc31,而且都是经过瘦身的版本,少了很多文件。基本开发可以,对uc/os这样规模的程序就问题百出了。网上的经验介绍也不少了,但是感觉自己搞的时候还是困难重重。而且都只是介绍了命令行方式,没有介绍集成环境开发。实
    HOHO 实时操作系统RTOS
    用XST综合工具check syntax工程时,提示如下错误
    ERROR:HDLParsers:3375 - "D:/FPGA_code/p240_fir2/p240_fir2.vhd" Line 66. Choices for an array aggregate (Attribute name) must be locally static unless there is only one choice. (LRM 7.3.2.2)代码如下:librar
    innerpeace FPGA/CPLD
    下载Vishay最新“通信“解决方案 赢取超赞移动电源
    号外号外!!Vishay新一期活动又开始了,邀请大家关注Vishay,关注“通信”[b][size=3][color=red]活动连接:[/color][/size][/b][url=https://www.eeworld.com.cn/Vishay/2013_activity/Telecommunications/][b][size=3][color=red]https://www.eeworl
    EEWORLD社区 分立器件
    EEWORLD下载中心鼎力奉献“写给大家看的C语言书”,让你轻松玩转C语言
    [align=center][size=5][color=#ff0000][b]EEWORLD下载中心鼎力奉献“写给大家看的C语言书”,让你轻松玩转C语言[/b][/color][/size][/align][align=left][size=4][color=#0000ff][b]EEWORLD下载中心正式上线一年多了,现在资源数量已经超过50[/b][/color][color=#0000ff
    tiankai001 下载中心专版

    推荐内容

    热门视频更多

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved