datasheet

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / cadence allegro 快速入门实战100讲 / PCB原点修改

  • 本课程为精品课，您可以登录eeworld继续观看：
  • PCB原点修改
  • 登录
课程目录课程笔记
课程介绍
相关标签： Cadence
cadence allegro 快速入门实战100讲
显示全部 ↓
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    多个串口开发板
    各位大大，有没有可以推荐的开发板？有两个串口，一个与上位机通信，一个输出控制其他设备。
    撼地神牛 FPGA/CPLD
    SourceGridMini怎么导入！WINCE开发(pocket2003）
    SourceGridMini怎么导入到项目当中？我的开发环境VS2005 C#模拟器:pocket2003
    pzzh 嵌入式系统
    想DIY个扫频仪，大伙给作个参谋。
    最近感觉特别需要个测量频率特性的东西，首先考虑DIY的可能性，如果不行再购买。[b]指标[/b]：频率范围： 0~ 500MHz输出电平： -50 ~ 10 dBm已准备的芯片：AD9764（125MHz14位DAC） ： 用于产生0 ~ 10MHz信号AD8307（对数放大器）：用于测量被 测电路的输出电平（这里不用检波法）AD834（500MHz乘法器）：用于合成扫频信号。CPU：任意。其它：
    dontium 模拟电子
    DSP28335 时钟问题
    DSP28335的PCLKCRx register中针对ePwm1模块有两个时钟TBCLKSYNC和EPWM1ENCLK使能，不是每个模块只有一个时钟配置吗？2812通过T1CON.bit.TENALE控制定时器，而DSP28335中没有相应的寄存器控制时基的TB的开始和停止。可以这样理解么？要使用ePwm1，就必须两个时钟都使能，EPWM1ENCLK是外设时钟的输入使能，TBCLKSYNC是外设
    zhiqiang 微控制器 MCU
    TI C6678多核DSP的架构
    [size=4]TMS320C6678是KeyStone架构的8核DSP处理器，每个CorePac核的频率最高为1.25 GHz，提供强大的定点和浮点运算能力，同时芯片内部集成了Multicore Navigator、RapidIO、千兆以太网和EDMA等外设，由于芯片处理能力强，外设功能丰富，而且片内集成了大量的硬件加速器，例如Packet Accelerator、Multicore Navig
    fish001 DSP 与 ARM 处理器
    【电机套件 P-NUCLEO-IHM测评】-1、系统构成及硬件分析
    [i=s] 本帖最后由 yang_alex 于 2018-6-26 10:01 编辑 [/i]很高兴获得这次评测机会。已经零星完成一些测试，不过由于某些原因，一直没形成文字的东西。现在有点空，把相关内容整理一下，记录一下自己的学习轨迹。P-NUCLEO-IHM电机套件做工很好，包装也很周到。为了防止磕碰，还增加了开槽的塑料泡沫。先上个全套图：整个电机评估套件分4部分：1、控制部分：Nucleo-F
    yang_alex stm32/stm8

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved