datasheet

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / cadence allegro 快速入门实战100讲 / 相同功能模块复用演示

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 相同功能模块复用演示
  • 登录
课程目录课程笔记
课程介绍
相关标签： Cadence
cadence allegro 快速入门实战100讲
显示全部 ↓
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    定点 c2000的Q值，标幺化 有谁有相关资料吗？
    定点C2000里的都用Q值表示数据，但是不太清楚Q值具体代表多大，数据之间转换公式是怎样，有相关资料的求发一份，谢谢
    still89 微控制器 MCU
    怎样设计FPGA中复位？
    几乎每个FPGA设计都离不开复位，但很多工程师都没有真正关心过复位的设计。当你遇到一些奇怪的问题，也许就是由复位不当引起的。对于同步单元，可以选择同步复位、异步复位或者不复位。有些人对不复位存有疑问，在ASIC设计中也许不行，但在FPGA设计中这个真的可以有。一、能不用复位的就别用了。reset，作为一个实际存在的物理信号，需要占用FPGA内部的route资源，往往reset的fanout又多得吓
    eeleader FPGA/CPLD
    各种DSP烧写程序的方法总结
    各种DSP烧写程序的方法，总结如下：1、TMS320LF24xx, TMS320LF28xx：利用CCS里面自带的flash burn插件，很容易烧写。不必专门编程，只要输入.out文件即可。2、TMS320C5x需要自己手工编写BootLoader程序，和烧写flash的程序，有点麻烦。利用CCS装载烧写flash的程序，运行之，写入flash中。3、TMS320C62xx（除了C6211)需要
    sw DSP 与 ARM 处理器
    带载输出恒压恒流，输出空载电压不稳，空载时接灯是否烧
    FSEZ1317;隔离85－265V输入，输出350mA；本来3个LED灯 3.0－3.4v的标准设计输出电压，输出至多10.2V就够了 ，原先我的设计就是10.2v；空载（放电电阻4.3K）的时候一切正常挺好，宽压下都是恒压恒流； 由于变动，调节输出电压到11v(客户要求有时候灯是3.6V阀值的灯)；空载的时候输入电压就在120v时芯片就保护了，同时输出电压是24v不稳定；这样如果是空载情况下接
    czf0408 电源技术
    请教MAXII高手，maxii 570系列芯片的jatg下载电缆问题
    我是刚刚接触CPLD的新手我最近在尝试altera公司max2芯片570系列的作开发用的软件是QII到下载的时候首先是不能识别硬件装完驱动之后识别硬件，下载的时候有“start”但是点了就ERROR是不是MAXII570系列的JATG下载电缆不能用了啊我用的还是max7000系列的下载电缆不知道能不能用于570系列芯片的下载请教高手指点QQ153117200
    zouweihua 嵌入式系统
    LCD模块的背光电源要求
    由于[url=http://www.led-lcd-lcm.cn/][b][color=#0000ff]LCD[/color][/b][/url]本质上是一种选择性的滤光器，且环境照明产生的显示亮度往往不够，因此，必须在LCD的背面放置光源。放置背面光源的方法有好几种，不同的背面照明光源应用的场合有所不同。早期的[url=http://www.led-lcd-lcm.cn/][b][color=#
    KG5 模拟电子

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved