课程介绍
相关标签: SoC
SoC系统级芯片设计实验 (SoC系统级晶片设计实验) - SoC Design Laboratory

课程概述:
本课程旨在使参与者具备成为全栈IC设计师所需的技能和知识,能够处理从前端设计到系统调试和嵌入编程的所有开发阶段。完成课程后,参与者将掌握从概念到生产的SoC芯片设计流片的技能和知识,达到下面的学习目标:
1. 学习FPGA和ASIC上的Verilog和HLS设计实现;
2. 实现IP并将其集成到SoC设计中;
3. 实现SoC设计并在FPGA中验证;

本课程基于Google Open-Source Silicon Program, 实验使用Efabless Caravel Harness SoC。在此课程中我们将使用Caravel SoC Harness和Caravel SoC FPGA验证平台。

课程内容:
设计方法
1. Introduction to HLS and Tools
2. Verilog & Logic Design
3. Caravel SoC
4. Processor
5. Memory
6. Peripheral
7. Embedded Programming
8. SoC - Interconnect
9. Static Timing Analysis
10. Synthesis & Optimization
11. Verification & Simulation

设计流程工具
1. Tools – Tcl, Perl, Makefile
2. FPGA Flow -Xilinx Vivado
3. Simulator
4. Synthesis
5. Timing Analysis
6. Verification Methodology

实验
1. Vivado Tool Installation
2. HLS - FIR Filter (AXI Master, AXI Stream)
3. Caravel SoC Simulation
4. Caravel SoC FPGA
5. SoC Design Labs: Interrupt, User RAM, UART, SDRAM
6. Workload Optimized SoC (WLOS) Baseline
7. Final Project
显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    cc1110采用smart RF Programmer不能烧录.....提示.............
    如图,在这里发把提示发上:“Remove Evaluation Module(SoC) before programming of EB firmware!”EBID:0060Chiptype:CC1110EBtype:SmartRF04EBEBfirmwareID:0040EBfirmware rev:0045点击下载程序,就提示:Remove Evaluation Module(SoC) be
    gpyz253344 无线连接
    诚聘机械设计师
    诚聘机械设计师岗位要求:①.机械设计与自动化专业,二年以上机械设计经验,懂机械零部件设计及结构设计;②.精通Solidworks设计软件、熟练掌握CAD和3D等制图技术及相关的绘图软件;③.具备较强的责任心,严谨务实,敬业负责。品行端正、廉洁自律、吃苦耐劳。网址:www.winteam.cn有意者可联系:欧阳小姐 0571-85225311,ouyanglan321@163.com
    winteam 求职招聘
    重构之 SimpliciTi的SMPL_Ping()
    重构这本书,和这个话题,偶在这版块里都提了很多次了,虽然,嗯,那啥,都没啥动静,不要紧,咱继续~~~嗯,其实这本书我已经放下很久了,看了很久的 软件测试艺术 以及刚打算重新看一遍的 C嵌入式测试驱动开发 那本书。然而,我始终不知道该怎么展开 测试。最近,遇到一个挺麻烦的问题。嗯,我一直都在弄CC2530,这是俺的工作。我用SimpliciTi这个Ti私家的协议栈。普通的收发嘛,是木有问题了。不过在
    辛昕 编程基础
    EEWORLD大学堂----针对空间限制应用的设计
    针对空间限制应用的设计:https://training.eeworld.com.cn/course/618
    hi5 聊聊、笑笑、闹闹
    DeviceEmulator报错疑问
    我写完的代码,编译通过。但在DeviceEmulator里运行,出现Error:the emulation layer does not support the functionality that is being accessed的报错。经过检查,是rDMASKTRIG2 = (0<<2) + (1<<1) + (0<<0); 这句话导致的。就是那个模拟器不让我打开DMA通道?请问这是为什么?
    hjd85 嵌入式系统
    ZedBoard学习手记(七)小插曲:如何让代码开机自动运行
    [table=98%][tr][td][align=left]在开始QT图形用户界面开发之前,先要说说如何让代码在ZedBoard上电时自动运行。对于带有Linaro [url=]根文件系统[/url]的Linux系统来说,做到这一点并不困难,因为BOOT分区和rootfs分区分别存储于SD卡上,而ZedBoard自带的Linux十分精简,其根文件系统是一个镜像文件,通过加载到RAM中来执行(在D
    CMika FPGA/CPLD

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved