大学堂

上传课程

您的位置：EEWORLD大学堂 / 机器学习/算法 / AI人工智能深度学习(RV1126)-第2期提高篇 / RKMedia的VI模块

本课程为精品课，您可以登录eeworld继续观看：
RKMedia的VI模块
登录

课程目录课程笔记

时长：32分29秒
日期：2024/12/22
收藏视频
上传者：MartinFowler
去评论

课程介绍

相关标签： AI RV1126

该课程是正点原子2023年全新推出的人工智能与深度学习新系列视频教程

推荐视频

猜您喜欢

推荐帖子

38kHz_红外发射与接收: 38kHz_红外发射与接收; wangwei20060608 单片机

又开会了，2019 TI 嵌入式产品研讨会: [i=s] 本帖最后由 qwqwqw2088 于 2019-11-1 14:18 编辑 [/i]点击查看会议详情; qwqwqw2088 微控制器 MCU

连续导通和断续导通的问题: [backcolor=rgb(239, 245, 249)][size=14px]在书上看到说明，在设计开关电源时，有的参数或者公式[/size][/backcolor][backcolor=rgb(239, 245, 249)][size=14px]只适用于连续导通状态[/size][/backcolor][backcolor=rgb(239, 245, 249)][size=14px]而一般判; shaorc 电源技术

关于信号与系统的一个问题: 当播放器的速度变快时,播放出来的声音就变高了；　这是因为电信号的频谱变宽　　但是为什么声音的频谱就变宽了呢？　　请高人指教！; stream DSP 与 ARM 处理器

自己写的CPLD作为DSP外设读写数据的程序代码，请高手看看哪有问题: CPLD作为DSP外设时，DSP把数据放在IO空间，CPLD读取数据，根据相应的地址和信息控制外设工作的程序。自己编写了一段程序，但烧进CPLD后，DSP无法工作，请高手看看哪有问题module project6(DATA,CLK,ADDLED,LED);input [7:0]DATA;//从DSP的IO空间读取的数据input CLK;//时钟信号output [5:0]ADDLED;//需要读; happysee FPGA/CPLD

SensorTile 开箱上手: 从申请到审核再到收到板子大概用了20多天时间，这20多天一直在思考应该如何设计这一套产品，现在终于拿到了，开始开箱测试。板子图片在此就不拍了（手机太差，不好意思把拍的照片拿出来:pleased:）。板子本身自带得有测试固件，所以拿到过后可以不用下载固件就可以直接使用。我讲传感器小板与扩展板连接直接使用（不需要焊接，有插接口）。连接过后使用ipad在appstore直接下载ST BlueMS就可以使; 李炳1991 MEMS传感器

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

完成课时学习+分/次

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved