• 本课程为精品课,您可以登录eeworld继续观看:
  • 上拉电阻和下拉电阻
  • 登录
课程介绍
相关标签: 计算机
自己动手做一台计算机,实现自己的CPU,内存数据总线,汇编语言和编译器

推荐视频

    猜您喜欢

    推荐帖子

    请问平方加和除法运算如何用verilog实现?
    要做一个如下运算:a、b、c、d均为实时输入的变量全用IP核实现的话需要8个乘法器和一个除法器的IP核且延时特别大请问高手们是否有快速一些的近似算法?
    godjohsn FPGA/CPLD
    最小系统6
    [color=black][size=10.5pt][font=Times New Roman][/font][/size][/color][color=black][font=宋体][size=10.5pt]功能: 将[/size][/font][/color][color=black][size=10.5pt][font=Times New Roman]LCD[/font][/size][/c
    liuyong1989 电源技术
    2011年全国电子设计竞赛培训资料
    [i=s] 本帖最后由 paulhyde 于 2014-9-15 03:35 编辑 [/i]希望可以帮助到今年参加电赛的同学们
    小电阻 电子竞赛
    Keil C51 UV2调试命令(中文版) .pdf
    传个Keil C51 UV2调试命令(中文版)资料,希望大家喜欢。
    ybbfn 51单片机
    Cadence创建元件的两种办法
    Cadence创建元件的两种办法直接新建元件如图1和图2所示,可以选择菜单栏design-new part或者在library中右键选择new-part直接来新建元件接着会弹出一个new part properties对话框,根据元件属性设置相应的选项:设置好相应的属性选择ok,就会进入元件绘制界面。如图所示为绘制工具栏,根据这些工具就能绘制相应的元件符号了通过电子表格新建元件使用new part
    okhxyyo PCB设计
    FPGA综合仿真错误
    Error: Design requires 1087 I/O resources -- too many to fit in 314 available in the selected device or any device in the device familyError: Cannot find device that meets Compiler settings specificat
    eeleader FPGA/CPLD

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved