• 本课程为精品课,您可以登录eeworld继续观看:
  • 电路分析基础.66
  • 登录
课程介绍
相关标签: 清华大学 电路分析
电子科技大学网络教育学院出品,电路分析基础。电路分析是电子类专业的第一门基础课。电路理论包括电路分析和电路综合两大方面内容。电路分析的主要内容是指在给定电路结构、元件参数的条件下,求取由输入(激励)所产生的输出(响应);电路综合则主要研究在给定输入(激励)和输出(响应)即电路传输特性的条件下,寻求可实现的电路的结构和元件的参数。
显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    【课程推荐】+ C2000入门基础
    我推荐的课程是《C2000入门基础》,课程链接的地址为:[url]https://training.eeworld.com.cn/course/3580/learn?iscs=1#lesson/7070[/url]本讲座包含C2000发展史,复位、中断和系统初始化过程,关键控制外设,开发环境的使用,烧写操作和在白电的应用实例等,主要是C2000的基础知识,较适合初学者观看。[align=cente
    cquwuqiang 微控制器 MCU
    powerpc讲义
    网上找到的powerpc讲义,鉴于此类资料很少,转过来收藏
    bluehacker NXP MCU
    Fast Input/Output Registers约束
    在设计中为了保证时序的性能,常常要加入一些约束,使布局布线能优化一些或是按照我们的意思走;以前对于约束相当地陌生,只知道给时钟加上约束,如100MHz的时钟在布局线前要给它加大于100MHz的时钟约束(如125MHz),以便布线结果可以朝着这个结果去布,这样的约束可以尽量提高这一时钟Slack的性能,如果设计不是组合逻辑很多、扇出太大等,一般这一要求加上这一约束都是可以达到的;题外话多了,呵呵这里
    eeleader FPGA/CPLD
    谁知道这个错误found illegal attempt to declare homograph of label
    --DDPB.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY DDPB ISPORT(START,WCLK:IN STD_LOGIC;CLK1HZ:IN STD_LOGIC;DDBZ:OUT STD_LOGIC);END E
    ATT001 嵌入式系统
    多个源文件使用全局变量发生的错误
    main.c 文件#include "menu.h"volatile unsigned char key=0;void INT1_Key() interrupt 2{get(key);}main(){menu();}main.h文件#ifndef _main_h_#define _main_h_extern volatile unsigned char key;#endifmenu.c文件#inc
    corsair0101 嵌入式系统
    STM32+SDIO+FATFS实例
    banana stm32/stm8

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved