• 本课程为精品课,您可以登录eeworld继续观看:
  • pn结的频率特性与开关特性(三)
  • 登录
课程介绍

半导体器件是微电子学的基础课程,在对半导体物理的基本原理有一定了解后,了解和掌握半导体器件的基本理论和物理模型对于微电子学及相关专业人员是非常必要的。本系列课程由复旦大学蒋玉龙老师为我们讲解,蒋玉龙老师系统的介绍了集成电路中的半导体器件的工作原理,着重讲解了半导体器件的物理概念及物理模型,以及基本的公式推导和计算。蒋玉龙老师的讲解诙谐幽默,生动形象,深入浅出,对学习本课程大有裨益。
推荐视频

    猜您喜欢

    推荐帖子

    【菜鸟FPGA VHDL学习帖】第6帖 闪烁灯
    [align=center]【菜鸟[font=Times New Roman]FPGA VHDL[/font]学习帖】第[font=Times New Roman]6[/font]帖[font=Times New Roman] [/font]闪烁灯[/align][align=left][font=Times New Roman][color=#000000] [/color][/font][/a
    常见泽1 FPGA/CPLD
    怎么获得帧的长度
    我的做法: ip的总长度+14(以太头部长度)=整个帧的长度但是用IRIS抓出来的包大多数包都是可以用我的做法算出长度 有时候就不对比如请求HTTP时IRIS显示包的长度是60 我算出来是54(40+14)。他前面54字节和我的一样
    xuchenjian 嵌入式系统
    关于cc2530 这句程序是什么意思?
    设置T3 溢出中断寄存器置位的宏定义*****************************************/#define TIMER34_ENABLE_OVERFLOW_INT(timer,val) \(T3CTL = (val) ? T3CTL | 0x08 : T3CTL & ~0x08)表示c语言没学好
    mr.jiang 无线连接
    Verilog HDL---阻塞和非阻塞赋值
    阻塞和非阻塞赋值的一般用法:1)在描述组合逻辑的always块中用阻塞赋值,则综合成组合逻辑电路结构;2)在描述时序逻辑的always块中用非阻塞赋值,则综合成时序逻辑电路结构。Verilog HDL设计可综合电路的8个要点:(1)时序电路建模时,用非阻塞赋值。(2)锁存器电路建模时,用非阻塞赋值。(3)用always块建立组合逻辑模型时,用阻塞赋值。(4)在同一个always块中建立时序和组合逻
    捍卫真理 FPGA/CPLD
    AM335X的GOMC的地址解码机制
    小弟最近要用GPMC外扩一个铁电,所以要对GPMC进行设置。但对与GPMC_CONFIG7_i这个寄存器的值怎么设置不是很理解。哪位大侠有这方面的经验,希望不吝赐教!万分感激
    sundhhy DSP 与 ARM 处理器
    图解实用电子技术丛书 高速数字电路设计与安装技巧
    [color=#555555][backcolor=rgb(247, 247, 247)][size=12px][b]图解实用电子技术丛书 高速数字电路设计与安装技巧[/b][/size][/backcolor][/color][color=#555555][backcolor=rgb(247, 247, 247)][size=12px][b][/b][/size][/backcolor][/co
    qq849682862 PCB设计

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved