• 本课程为精品课,您可以登录eeworld继续观看:
  • 数字图像算法 二维小波分解和合成算法 数字图像多级分解合成矩阵格式
  • 登录
课程介绍
相关标签: 小波 变换 哈工大 冉启文
小波是二十世纪八十年代才产生之后得到迅速发展并日趋完善的新颖科学思想和方法,它是当代主流科学研究领域众多科学家和工程师交相辉映、穷尽卓越智慧为人类思想和认识方法宝库无私奉献、鸿篇巨制的科学交响篇章。小波方法在观测域和变换域同时具备局部化能力,它的广泛应用已经推动包括数学、物理学、计算机科学、光学、声学、生物学和医学、信息科学、控制科学、视觉科学、量子理论、天体物理学、管理学、精密机械学和航空航天科学等在内的当代科学技术主要前沿领域的科学观念和思想、认识论和计算方法进入一个崭新时代,取得累累硕果并实现了大规模的创新,小波理论也因此享有了“数学显微镜”的美誉。
《小波与科学》课程面向理学、工学、管理学、医学等各学科大学二年级及以上各年级具有线性代数和微积分学习经历的大学生、研究生和科研人员,计划通过24学时介绍小波方法解决当代科学技术主流前沿领域研究问题的典型成功案例,帮助学习者理解和掌握小波核心理论的科学思想和研究方法,如小波、小波多分辨分析、小波包、小波和小波包的分解/合成算法等,在小波思想基础上建立理解当代科学典型前沿问题的新思维,培养和提高学习者利用小波方法和理论解决科学技术问题的创新研究能力。
《小波与科学》课程的主要内容包括小波简史、小波和小波变换的基本性质、小波多分辨分析方法、小波构造和算例、小波包理论、小波和小波包的时-频局部化、小波和小波包的分解/合成算法、图像的小波变换和小波包变换、图像的小波和小波包金字塔算法、小波应用专题:小波包与测不准原理、小波与信号滤波和图像滤波、小波应用专题:小波与图像压缩等。
推荐视频

    猜您喜欢

    推荐帖子

    msp430的时钟源设计
    现在项目中,需要使用msp430单片机作为控制端,所以,要先对msp430的时钟源进行了解和分析。msp430拥有unified clock system (统一时钟系统),-FLL(锁频环) for frequency stablization-VLO(内部时钟源)-内部参考源(REFO)-32kHZ晶振-高达32MHz的高频时钟The clock system is supported by
    fish001 微控制器 MCU
    局域网网速变慢的故障细致分析
    计算机网络发生故障是不可避免的。网络故障诊断是网络管理的重要工作。一般当网络发生信息不通、不能浏览Web等连通性故障时,故障现象比较明确,容易观察和定位故障点,此类故障解决起来并不困难。然而最令人头痛的是网络是通的,但网速变慢。初次面对这类“软”故障时,往往有的人会束手无策。本文为大家介绍引起此类“软”故障常见的原因及排除方法,以提高大家对实际问题的处理能力。   一、网线问题导致网速变慢   我
    manyi 无线连接
    12864液晶屏检测忙出问题!?
    带字库的,控制器是st7920,检测忙总是不成功,DB口接在P0上的#defineLcdData P0bit Check_Busy(){bit busy;RS = 0;RW = 1;E = 1;_nop_();busy = (bit)(LcdData&0x80);E = 0;return busy;}检查结果总是忙。
    abcdtemp 嵌入式系统
    ecos自己写的驱动模块加上后,其他部分工作不正常
    我现在在写一个eCos上面的usb驱动。我是在cyg_start里面想自己调用,可是我自己调用不成功,就连diag_printf()都不能用了,可不可以帮我一下。谢谢了。我的做法是:1.在自己的驱动代码里面写好char_devtab_entry{…………}里的东西。2.在cyg_start()里面用CYG_HAL_TABLE_BEGIN(__KIXRP435_INIT_TAB__,devtab);
    riple 嵌入式系统
    大家来解一下这是个什么问题?
    大家来解一下这是个什么问题?Warning[Pe550]: varia××e read_data was set but never used但是我下面用到了这个变量的呀?!!!
    x094 微控制器 MCU
    Cyclone II 系列FPGA特殊引脚
    1/1.I/O, ASDO在AS 模式下是专用输出脚,在PS 和JTAG 模式下可以当I/O 脚来用。在AS 模式下,这个脚是CII 向串行配置芯片发送控制信号的脚。也是用来从配置芯片中读配置数据的脚。在AS 模式下,ASDO 有一个内部的上拉电阻,一直有效,配置完成后,该脚就变成三态输入脚。ASDO 脚直接接到配置芯片的ASDI 脚(第5 脚)。2/2.I/O,nCSO在AS 模式下是专用输出脚
    eeleader FPGA/CPLD

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved