• 本课程为精品课,您可以登录eeworld继续观看:
  • Data Snooping
  • 登录
课程介绍
相关标签: 机器学习 林轩田
介绍各领域中的机器学习使用者都应该知道的基础算法、理论及实用工具
推荐视频

    猜您喜欢

    推荐帖子

    PCB走线与过孔的电流承载能力
    [i=s] 本帖最后由 qwqwqw2088 于 2020-9-28 08:25 编辑 [/i]简介:使用FR4敷铜板PCBA上各个器件之间的电气连接是通过其各层敷着的铜箔走线和过孔来实现的。由于不同产品、不同模块电流大小不同,为实现各个功能,设计人员需要知道所设计的走线和过孔能否承载相应的电流,以实现产品的功能,防止过流时产品烧毁。文中介绍设计和测试FR4敷铜板上走线和过孔的电流承载能力的方案和
    qwqwqw2088 PCB设计
    12864
    16824的资料
    wzszzxj 单片机
    请问下面的这个电路图出自什么文章或者有无被申请专利啊?
    请问下面的这个电路图出自什么文章或者有无被申请专利啊?[img]http://www.dataweek.co.za/Articles/Dataweek%20-%20Published%20by%20Technews/dw3181b.png[/img]
    duowenti PCB设计
    关于28377d双核仿真与CLA仿真经验
    由于28377D有两个CPU和两个CLA,仿真起来会比较麻烦。记录下仿真时候的操作。在进行CPU2仿真时,因为CPU2是通过CPU1来启动的,CPU1中需设置CPU2启动模式,先把.out烧入至CPU1,连接CPU2烧入.out,先run CPU2 再run CPU1,这时还不能正常仿真,reset CPU1(reset CPU restart)再run CPU1, CPU1可以仿真跑了, 然后r
    Aguilera 微控制器 MCU
    DDR3 的参考时钟问题
    [color=#000000]采用DDR3 SDRAM Controller with UniPHY来控制DDR3,FPGA为stratix IV EP4SGX系列[/color][color=#000]1.Memory clock frequency 520MHz2.设定[/color][font=Calibri][color=#000]PLL[/color][/font][color=#000
    xiaoganer FPGA/CPLD
    vivado实现报错,求助
    小弟我在做一个ip核,实现时一直在报XXX is not placed,如图:这是个常见问题吗?求指点:congratulate:
    zrqldg FPGA/CPLD

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved