EDA技术 杭电 郭裕顺

课程目标是通过本课程及其它相关课程的学习，使学生能够掌握硬件描述语言设计数字系统的手段、方法和思想，掌握常用EDA开发软件,将HDL硬件描述语言编程方法和FPGA的开发技术及符合工程规范的系统设计技术有机地融合在一起。同时了解学科最新进展，理论与联系实际，培养学生的动手能力和综合创新能力。

• 课时1：EDA技术绪论EDA技术的发展 (51分49秒)

• 课时2：EDA技术绪论现代数字系统设计 (43分12秒)

• 课时3：EDA技术绪论ASIC与FPGA (46分22秒)

• 课时4：PLD概述及简单PLD的结构原理 (36分3秒)

• 课时5：CPLD与FPGA的结构原理 (32分30秒)

• 课时6：大规模PLD产品的概述 (41分37秒)

• 课时7：数字电路的描述 (41分36秒)

• 课时8：电路的行为描述1 (38分4秒)

• 课时9：电路的行为描述2 (40分46秒)

• 课时10：触发器与锁存器描述 (44分41秒)

• 课时11：两类过程的赋值 (46分25秒)

• 课时12：基本时序电路描述 (52分26秒)

• 课时13：组合电路的描述方法 (37分43秒)

• 课时14：复杂组合电路描述 (45分49秒)

• 课时15：三态门与双向端口 (38分36秒)

• 课时16：LPM概述及LPM算术模块应用 (33分12秒)

• 课时17：LPM存储器应用 (40分7秒)

• 课时18：LPM模块应用实例 (36分19秒)

• 课时19：有限状态机-1 (36分25秒)

• 课时20：有限状态机-2 (39分59秒)

• 课时21：有限状态机-3 (35分19秒)

• 课时22：HDL描述层次与风格 (48分2秒)

• 课时23：RTL描述与设计（1） (39分15秒)

• 课时24：RTL描述与设计（2） (40分10秒)

• 课时25：Verilog行为仿真 (41分50秒)

• 课时26：Verilog行为仿真 (35分16秒)

• 课时27：Verilog行为仿真 (23分52秒)

• 课时28：资源优化方法 (37分58秒)

• 课时29：速度优化方法 (36分35秒)

• 课时30：时序分析 (38分47秒)